欧美一区二区三区四区五区,中文天堂在线一区,欧洲中文在线

內核設計

基于FPGA的GPIB控制器的IP核設計.rar

當前，片上系統(SOC)已成為系統實現的主流技術。流片風險與費用增加、上市時間壓力加大、產品功能愈加復雜等因素使得SOC產業逐漸劃分為IP提供者、SOC設計服務者和芯片集成者三個層次。SOC設計已走向基于IP集成的平臺設計階段，經過嚴格驗證質量可靠的IP核成為SOC產業中的重要一環。 GPIB控制器芯片是組建自動測試系統的核心，在測試領域應用廣泛。本人通過查閱大量的技術資料，分析了集成電路在國內外發展的最新動態，提出了基于FPGA的自主知識產權的GPIB控制器IP核的設計和實現。本文首先討論了基于FPGA的GPIB控制器的背景意義，接著對FPGA開發所具備的基本知識作了簡要介紹。文中對GPIB總線進行了簡單的描述，根據芯片設計的主要思想，重點在于論述怎樣用FPGA來實現IEEE-488.2協議，并詳細闡述了GPIB控制器的十種接口功能及其狀態機的IP核實現。同時，對數據通路也進行了較為細致的說明。在設計的時候采用基于模塊化設計思想，用VerilogHDL語言完成各模塊功能描述，通過Synplifv軟件的綜合，用Modelsim對設計進行了前、后仿真。最后利用生成的模塊符號采取類似畫電路圖的方法完成整個系統芯片的lP軟核設計，并用EDA工具下載到了FPGA上。為了更好地驗證設計思想，借助EDA工具對GPIB控制器的工作狀態進行了軟件仿真，給出仿真結果，仿真波形驗證了GPIB控制器的工作符合預想。最后，本文對基于FPGA的GPIB控制器的IP核設計過程進行了總結，展望了當前GPIB控制器設計的發展趨勢，指出了開展進一步研究需要做的工作。

標簽： FPGA GPIB 控制器

上傳時間： 2013-06-12

上傳用戶：mqien
基于FPGA的多通道DMA控制器的IP核設計.rar

當前，隨著電子技術的飛速發展，智能化系統中需要傳輸的數據量日益增大，要求數據傳送的速度也越來越快，傳統的數據傳輸方式已無法滿足目前的要求。在此前提下，采用高速數據傳輸技術成為必然，DMA(直接存儲器訪問)技術就是較理想的解決方案之一，能夠滿足信息處理實時性和準確性的要求。本文以EDA工具、硬件描述語言和可編程邏輯器件(FPGA)為技術支撐，設計DMA控制器的總體結構。在通道檢測模塊中，解決了信號抗干擾和請求信號撤銷問題，并提出并行通道檢測算法；在優先級管理模塊中提出了動態優先級端口響應機制；在傳輸模塊中采用狀態機的設計思想設計多個通道的數據傳輸。通過各模塊問題的解決及新方法的采用，最終設計出基于FPGA的多通道DMA控制器的IP軟核。實驗仿真結果表明，本控制器傳輸速度較快，主頻達100MHz以上，且工作穩定。

標簽： FPGA DMA 多通道

上傳時間： 2013-05-16

上傳用戶：希醬大魔王
基于FPGA的8051單片機IP核設計及應用.rar

單片微型計算機(單片機)是將微處理器CPU、程序存儲器、數據存儲器、定時/計數器、輸入/輸出并行接口等集成在一起。由于單片機具有專門為嵌入式系統設計的體系結構與指令系統，所以它最能滿足嵌入式系統的應用要求。Intel公司生產的MCS-51系列單片機是我國目前應用最廣的單片機之一。隨著可編程邏輯器件設計技術的發展，每個邏輯器件中門電路的數量越來越多，一個邏輯器件就可以完成本來要由很多分立邏輯器件和存儲芯片完成的功能。這樣做減少了系統的功耗和成本，提高了性能和可靠性。FPGA就是目前最受歡迎的可編程邏輯器件之一。IP核是將一些在數字電路中常用但比較復雜的功能塊，設計成可修改參數的模塊，讓其他用戶可以直接調用這些模塊，這樣就大大減輕了工程師的負擔，避免重復勞動。隨著FPGA的規模越來越大，設計越來越復雜，使用IP核是一個發展趨勢。本課題結合FPGA與8051單片機的優點，主要針對以下三個方面研究： (1)FPGA開發平臺的硬件實現選用Xilinx公司的XC3S500E-PQ208-4-C作為核心器件，采用Intel公司的EEPROM芯片2816A和SRAM芯片6116作為片內程序存儲器，搭建FPGA的硬件開發平臺。 (2)用VHDL語言實現8051IP核分析研究8051系列單片機內部各模塊結構以及各部分的連接關系，實現了基于FPGA的8051IP核。主要包括如下幾個模塊：CPU模塊、片內數據存儲器模塊、定時/計數器模塊、并行端口模塊、串行端口模塊、中斷處理模塊、同步復位模塊等。 (3)基于FPGA的8051IP核應用用所設計的8051IP核，實現了對一個4×4鍵盤的監測掃描、鍵盤確認、按鍵識別等應用。

標簽： FPGA 8051 單片機

上傳時間： 2013-06-21

上傳用戶：stampede
USB接口引擎的軟核設計與FPGA兌現.rar

USB(UniversalSerialBus，通用串行總線)是當今消費電子產品和儀器設備中應用最廣的接口協議之一，然而目前國內的USB芯片只有極少數幾款，產品研究善處于起步階段，絕大部分產品主要由國外的IC設計芯片廠商如Cypress、NEC等一些國際著名公司提供。因而，如果能夠自主開發設計USB芯片以替代國外同類產品，將會有很好的市場前景和利潤空間。本論文課題是針對基于FPGA(FieldProgrammableGateArray，現場可編程門陣列器件)的數字電子產品應用設計一種實際可復用的USB接口引擎軟核。該軟核主要是用于處理USB標準協議包的通信處理，通過外接MCU(MultipointControlUnit，微控制器)就可以實現完整的USB接口通訊功能。它的功能相當于一些USB引擎的專用芯片如：Philips的PDIUSBD12等，其優點是結構簡單、靈活性高、復用設計方便。功能仿真和綜合測試結果顯示本論文所設計的接口引擎軟核符合設計要求，并且軟核的性能和市場上同類產品基本一致。本論文的創新之處在于：1、從可配置性角度出發設計了低速、全速、高速三種可選模式；2、支持最多31個可配置端點；3、采用了可綜合、可移植的RTL(RegisterTransferLevel，寄存器傳輸級)代碼設計規則，同時也開發了可綜合的驗證測試代碼；4、完全由硬件實現USB通信功能。

標簽： FPGA USB 接口

上傳時間： 2013-07-18

上傳用戶：JasonC
二維DCT/IDCT處理核的FPGA設計與實現

離散余弦變換(DCT)及其反變換(IDCT)在圖像編解碼方面應用十分廣泛，至今已被JPEG、MPEG-1、MPEG-2、MPEG-4和H.26x等國際標準所采用。由于其計算量較大，軟件實現往往難以滿足實時處理的要求，因而在很多實際應用中需要采用硬件設計的DCT/IDCT處理電路來滿足我們對處理速度的要求。本文所研究的內容就是針對圖像處理應用的8×8二維DCT/IDCT處理核的硬件實現。本文首先介紹了DCT和IDCT在圖像處理中的作用和原理，詳細說明了DCT變換實現圖像壓縮的過程，并與其它變換比較說明了用DCT變換實現圖像壓縮的優勢。接著，分析研究了DCT的各種快速算法，總結了前人對DCT快速算法及其實現所做的研究。本文給出了兩種性能、資源上有一定差異的二維DCT/IDCT的FPGA設計方案。兩種方案均利用DCT的行列分離特性，采用流水線設計技術，將二維DCT/IDCT實現轉化為兩個一維DCT/IDCT實現。在一維DCT/IDCT設計中，根據圖像處理的特點對Loeffler算法的數據流進行了優化，通過合理安排時鐘周期數和簡化各周期內的操作，大大縮短了關鍵路徑的執行時間，從而提高了流水線的執行速度。最后，對所設計的DCT/IDCT處理核進行了綜合和時序仿真。結果表明，當使用Altera公司的MERCURY系列FPGA器件時，本文設計的方案一能夠在116M時鐘頻率下正確完成8×8的二維DCT或IDCT的邏輯運算，消耗2827個邏輯單元；方案二能夠在74M時鐘頻率下正常工作，消耗1629個邏輯單元。

標簽： IDCT FPGA DCT 二維

上傳時間： 2013-07-14

上傳用戶：3291976780
基于CPLD/FPGA的IP核設計

本文介紹了一個基于CPLD／FPGA的嵌入式IP核設計。論文在闡述可編程邏輯器件及其發展趨勢的基礎上，探討了知識產權復用理念，MCU的復雜化設計以及數字信號傳輸與處理的速度要求。結合國內外對CPLD／FPGA的使用現狀，引出了在CPLD／FPGA上開發嵌入式模塊程序的理念并提出了設計實現方法和設計實例。課題的設計目標為開發一個基于CPLD／FPGA的USBIP模塊，實現開發板與PC機之間的USB通信。設計過程首先進行硬件設計，在FPGA開發板上開發擴展板；其次用ISE開發軟件進行FPGA數字化設計；在軟件開發完成后，將配置生成的比特流文件通過JTAG電纜下載到FPGA開發板上，實現FPGA開發板與PC機之間的通信。該設計具有很高的實用性，它進一步擴大了可編程芯片的領地，將復雜專有芯片擠向高端和超復雜應用；它使得IP資源復用理念得到更普遍的應用；為基于FPGA的嵌入式系統設計提供了廣闊的思路。

標簽： CPLD FPGA IP核

上傳時間： 2013-07-05

上傳用戶：隱界最新
基于ARM多核平臺的打印機JPEG高速解碼引擎設計與實現

大多數現在的PCL打印機驅動程序都是將需要打印的文件(包括圖形或者文本)處理成JPEG文件發送到打印機進行打印，因為這樣一方面可以減少發送給打印機的數據量，一方面可以極大的簡化驅動程序的開發。而在打印機內部，這些JPEG文件又被解碼成BMP文件進行進一步的處理。采用這種方式工作的打印機JPEG解碼的工作占據了其CPU時間的一半以上，所以JPEG文件解碼引擎是打印機的核心之一，提高JPEG的解碼速度對于提高打印機的處理能力至關重要。同時，JPEG文件解碼工作是一個計算密集型的作業，主要有兩個辦法提高它的速度：一個是設計更高效的算法，一個是采用性能更加強勁的CPU設備。在單核CPU的嵌入式環境中，JPEG編解碼速度已經幾乎到了極限，難有提升的空間，然而近兩年多核嵌入式芯片的出現，為大幅度提升它的性能提供了可能。本文基于嵌入式的Linux平臺，采用ARM11 MPCore4核處理器，針對PCL，XL打印機控制語言的JPEG文件解碼設計和實現了一個高速引擎，主要內容為：分析和解碼PCL，XL文件，提取出其中的JPEG文件。對JPEG文件實現并行化解碼，在多個處理器核上并行處理，并針對多核處理器構架進行內存讀取等方面的優化。針對多核處理器的特點和優勢，設計和實現多線程調度算法。總結和提取數據，分析多核處理器相對于單核處理器的性能提升。另外，為便于讀者理解，文中簡要介紹了ARM(SIMD)指令集，嵌入式匯編以及與硬件相關的一些概念。

標簽： JPEG ARM 多核打印機

上傳時間： 2013-06-16

上傳用戶：scorpion
基于ARMμCLinux的核地球物理數據采集系統的研究

核地球物理勘探是集核探測技術、電子技術、計算機技術為一體，能夠快速、準確地分析出核素的相關信息及參數的一門綜合性很強的學科。目前己廣泛應用于鈾礦勘探、地質填圖、油氣勘測以及尋找各種金屬和非金屬礦產等諸多領域。其中核地球物理數據的采集和處理是核地球物理勘探研究的重要課題之一，它將直接對測量結果產生影響。本系統設計是架構在基于ARM7TDMI核的16/32位處理器S3C44BOX的硬件基礎上，移植了嵌入式μCLinux操作系統、JFFS2文件系統、以及MiniGUI圖形開發庫。通過利用S3C44BOX處理器快速的運算速度、豐富的外圍設備和嵌入式μCLinux操作系統及其豐富的軟件資源，編寫了系統引導代碼、集成了LCD、MCA硬件設備的驅動程序、開發了GPS、GPRS應用程序。本論文研究成果主要有： 1.研制了基于高端的16/32位ARM7TDMI處理器S3C44BOX為控制核心、外圍電路帶有LCD顯示以及時鐘和存儲電路的核數據采集系統。該系統能夠穩定運行在60MHz頻率，無需上位機，用戶就可與之進行交互工作，能夠獨立完成能譜數據的采集、分析、存儲等功能。系統具有低功耗、小型化、高性價比等特點。 2.實現了嵌入式μCLinux操作系統在采集系統上的移植。隨著嵌入式系統的迅速發展，嵌入式操作系統在核儀器研制中的應用不僅能夠提高系統的穩定性，而且通過充分利用Linux豐富的軟件資源，能夠快速的完成系統的定制和開發，構建復雜的軟件系統。 3.實現了基于μCLinux的JFFS2嵌入式文件系統的移植，安全可靠的管理了系統引導代碼、＃CLinux操作系統內核映象文件、譜處理程序和數據等。 4.初步實現了GPS定位、GPRS數據無線傳輸的功能。

標簽： CLinux ARM 地球物理

上傳時間： 2013-04-24

上傳用戶：dreamboy36
基于ARMμCOSⅡ的核數據采集系統研制

核能譜儀中的數據采集系統，集核探測技術、電子技術、計算機技術為一體，以多道脈沖幅度分析器為核心部件，能夠快速、準確地提取出核素的相關信息及參數。現已于勘探、建材放射性檢測及環境放射性監測等領域得到廣泛應用。隨著嵌入式技術的發展，以32位ARM為核心的微控制器已被引入進來，提高了數據采集的速度和精度，同時嵌入式操作系統的引入也為功能擴展、系統集成提供了高效的開發平臺。本論文介紹的核數據采集系統即以ARM微控制器LPC2148和實時操作系統μC/OS-II為平臺，譜數據采集為基本功能，在此基礎上擴展GPS和GPRS模塊，可實現GPS信息和核信號的實時、同步接收，保存和顯示，并可將采集的數據通過GPRS網絡及時傳到采集中心進行譜數據處理和GPS差分定位，為野外多點測量及遠程監測提供了有效的手段。課題以教育部的高等學校博士學科點專項科研基金項目“基于3GS技術的便攜式核地球物理數據采集系統研究(項目編號：20040616014)”為依托，本人在已有研究成果的基礎上，進行了相關改進和系統集成： (1)選用軌對軌運算放大器，改進了峰值檢測電路，增大了脈沖峰值的測量精度。 (2)數據采集系統以32位ARM微控制器LPC2148為核心，外圍電路帶有LCD顯示，系統具有低功耗、小型化、高性價比等特點。 (3)實現了核數據采集系統對GPS、GPRS的集成。 (4)完成嵌入式μC/OS-II操作系統在LPC2148上的移植、操作系統的搭建，及各功能模塊的設計與集成。

標簽： ARM COS 數據采集系統

上傳時間： 2013-04-24

上傳用戶：標點符號
8051 IP核VERILOG代碼

可以用來學習8051IP核設計，掌握8051的開發，以及SOC的設計

標簽： VERILOG 8051 IP核代碼

上傳時間： 2013-04-24

上傳用戶：jlyaccounts