隨著移動(dòng)終端、多媒體、通信、圖像掃描技術(shù)的發(fā)展，圖像應(yīng)用日益廣泛，壓縮編碼技術(shù)對(duì)圖像處理中大量數(shù)據(jù)的存儲(chǔ)和傳輸至關(guān)重要。同時(shí)， FPGA單片規(guī)模的不斷擴(kuò)大，在FPGA芯片內(nèi)實(shí)現(xiàn)復(fù)雜的數(shù)字信號(hào)處理系統(tǒng)也成為現(xiàn)實(shí)，因此采用FPGA實(shí)現(xiàn)圖像壓縮已成為一種必然趨勢(shì)。JPEG靜態(tài)圖像壓縮標(biāo)準(zhǔn)應(yīng)用非常廣泛，是圖像壓縮中主要的標(biāo)準(zhǔn)之一。研究JPEG圖像壓縮在FPGA上的實(shí)現(xiàn)，具有廣闊的應(yīng)用背景。 論文從實(shí)際工程應(yīng)用出發(fā)，通過(guò)設(shè)計(jì)圖像壓縮的IP核，完成JPEG壓縮算法在FPGA上的實(shí)現(xiàn)。首先闡述JPEG基本模式的壓縮編碼的標(biāo)準(zhǔn)，然后在設(shè)計(jì)規(guī)劃過(guò)程中，采用SOC的設(shè)計(jì)思想，給出整個(gè)系統(tǒng)的內(nèi)部結(jié)構(gòu)、層次劃分，對(duì)各個(gè)模塊的HDL實(shí)現(xiàn)進(jìn)行詳細(xì)的描述，最后完成整體驗(yàn)證。方案采用了IP核復(fù)用的設(shè)計(jì)技術(shù)，基于Xilinx公司本身的IP核，進(jìn)行了再次開(kāi)發(fā)。在研究JPEG標(biāo)準(zhǔn)的核心算法DCT的基礎(chǔ)上，加以改進(jìn)，設(shè)計(jì)了適合器件結(jié)構(gòu)的基于DA算法的DCT變換的IP核。通過(guò)結(jié)構(gòu)和算法的優(yōu)化，提高了速度，減少占用過(guò)多的片內(nèi)資源。 設(shè)計(jì)基于Xilinx的Virtex- II系列的FPGA的硬件平臺(tái),在ISE7.1中編譯綜合，最后通過(guò)Modelsim仿真驗(yàn)證。分辨率為352×288大小的源圖像，在不同的壓縮等級(jí)設(shè)置下，均測(cè)試通過(guò)。仿真驗(yàn)證的結(jié)果表明：基于FPGA的JPEG壓縮編碼占用較少的硬件資源，可在較高的工作頻率下運(yùn)行，設(shè)計(jì)在速度和資源利用率方面達(dá)到了較優(yōu)的狀態(tài)，能夠滿(mǎn)足一般圖像壓縮的要求。 整個(gè)設(shè)計(jì)可以作為單獨(dú)的JPEG編碼芯片也可以作為IP核添加到其他系統(tǒng)中去，具有一定的使用價(jià)值。
上傳時(shí)間： 2013-04-24
上傳用戶(hù)：nairui21
隨著集成電路技術(shù)的飛速發(fā)展，芯片的規(guī)模越來(lái)越大，集成度越來(lái)越高，工作頻率越來(lái)越快，但是芯片的設(shè)計(jì)能力卻面臨巨大的挑戰(zhàn)。而IP核的重用則是解決當(dāng)今芯片設(shè)計(jì)所面臨問(wèn)題的最有效的解決方法。 MDIO接口模塊為以太網(wǎng)接口芯片中MAC層對(duì)PHY器件的控制管理接口。隨著以太網(wǎng)技術(shù)的快速發(fā)展以及MAC應(yīng)用越來(lái)越廣泛，MDIO接口模塊的應(yīng)用也越來(lái)越多，因此將MDIO接口模塊設(shè)計(jì)成可重用的IP核對(duì)于以各種太網(wǎng)接口集成芯片的設(shè)計(jì)具有很重要的作用。 本文詳細(xì)描述了MDIO接口模塊IP核的設(shè)計(jì)，介紹了該IP核的系統(tǒng)結(jié)構(gòu)以及各個(gè)子模塊的詳細(xì)設(shè)計(jì)方法，對(duì)此IP核進(jìn)行了仿真驗(yàn)證，最后進(jìn)行了FPGA測(cè)試，功能和性能達(dá)到了要求，最終通過(guò)了IP審核流程并且已成功應(yīng)用于企業(yè)的以太網(wǎng)接口芯片中。
上傳時(shí)間： 2013-06-20
上傳用戶(hù)：lishuoshi1996
雷達(dá)信號(hào)處理是雷達(dá)系統(tǒng)的重要組成部分。在數(shù)字信號(hào)處理技術(shù)飛速發(fā)展的今天，雷達(dá)信號(hào)處理中也普遍使用數(shù)字信號(hào)處理技術(shù)。而現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）在數(shù)字信號(hào)處理中的廣泛應(yīng)用，使得FPGA在雷達(dá)信號(hào)處理中也占據(jù)了重要地位。 針對(duì)脈壓雷達(dá)信號(hào)處理的FPGA實(shí)現(xiàn)，本文在以下幾個(gè)方面展開(kāi)研究： 首先對(duì)幾種主要的脈沖壓縮信號(hào)進(jìn)行了詳細(xì)的分析，得出了各種信號(hào)的特點(diǎn)及其處理方式；并比較了各種方式的優(yōu)缺點(diǎn)。 其次對(duì)幾種基本的雷達(dá)信號(hào)處理如脈沖壓縮、動(dòng)目標(biāo)檢測(cè)（MTD）、恒虛警（CFAR）等詳細(xì)地闡述了其原理；列舉了各種信號(hào)處理經(jīng)常采用的實(shí)現(xiàn)方法，對(duì)各種方法進(jìn)行了比較研究；并針對(duì)線(xiàn)性調(diào)頻信號(hào)在MATLAB環(huán)境中對(duì)雷達(dá)回波信號(hào)處理進(jìn)行仿真。 接下來(lái)，在Xilinx ISE6.3i軟件集成環(huán)境下，通過(guò)對(duì)Xilinx提供的免費(fèi)IP核的調(diào)用，并與VHDL語(yǔ)言相結(jié)合，進(jìn)行雷達(dá)信號(hào)處理的FPGA實(shí)現(xiàn)。
標(biāo)簽： FPGA 雷達(dá)信號(hào)處理 系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-06-24
上傳用戶(hù)：lingzhichao
本課題完成了基于FPGA的數(shù)據(jù)采集器以及IIC總線(xiàn)的模數(shù)轉(zhuǎn)換器部分、通訊部分的電路設(shè)計(jì)。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位軟處理器MicroBlaze;ⅡC總線(xiàn)的模數(shù)轉(zhuǎn)換采用Microchip公司的MCP3221芯片，通訊部分則在FPGA片內(nèi)用VHDL語(yǔ)言實(shí)現(xiàn)。通過(guò)上述設(shè)計(jì)實(shí)現(xiàn)了“準(zhǔn)單片化”的模擬量和數(shù)字量的數(shù)據(jù)采集和處理。 所設(shè)計(jì)的數(shù)據(jù)采集器可以和結(jié)構(gòu)類(lèi)似的上位機(jī)通訊，本課題完成了在上位機(jī)中用VHDL語(yǔ)言實(shí)現(xiàn)的通信電路模塊。通過(guò)上述兩部分工作，將微處理器、數(shù)據(jù)存儲(chǔ)器、程序存儲(chǔ)器等數(shù)字邏輯電路均集成在同一個(gè)FPGA內(nèi)部，形成一個(gè)可編程的片上系統(tǒng)。FPGA片外僅為模擬器件和開(kāi)關(guān)量驅(qū)動(dòng)芯片。FPGA內(nèi)部的硬件電路采用VHDL語(yǔ)言編寫(xiě)；MCU軟核工作所需要的程序采用C語(yǔ)言編寫(xiě)。多臺(tái)數(shù)據(jù)采集器與服務(wù)器構(gòu)成數(shù)據(jù)采集系統(tǒng)。服務(wù)器端軟件用VB開(kāi)發(fā)，既可以將實(shí)時(shí)采集的數(shù)據(jù)以數(shù)字方式顯示，也可以用更加直觀(guān)的曲線(xiàn)方式顯示。 由于數(shù)據(jù)采集器是所有自控類(lèi)系統(tǒng)所必需的電路模塊，所以一個(gè)通用的片上系統(tǒng)設(shè)計(jì)可以解決各類(lèi)系統(tǒng)的應(yīng)用問(wèn)題，達(dá)到“設(shè)計(jì)復(fù)用”(DesignReuse)的目的。采用基于FPGA的SOPC設(shè)計(jì)的更加突出的優(yōu)點(diǎn)是不必更換芯片就可以實(shí)現(xiàn)設(shè)計(jì)的改進(jìn)和升級(jí)，同時(shí)也可以降低成本和提高可靠性。
標(biāo)簽： FPGA SOPC 數(shù)據(jù)采集系統(tǒng)
上傳時(shí)間： 2013-07-12
上傳用戶(hù)：a155166
本文研究特種LCD的圖像處理方法和FPGA實(shí)現(xiàn)方案，并研制出基于FPGA的若干實(shí)際應(yīng)用系統(tǒng)，有效地解決目前存在的問(wèn)題。本文主要研究?jī)?nèi)容為： (1)給出一種基于彩色空間變換的色彩調(diào)整方法，在YCrCb空間內(nèi)實(shí)現(xiàn)亮度和色度分離，避免了RGB空間兩者同時(shí)變化造成偏色和失真的現(xiàn)象，并在FPGA內(nèi)采用流水線(xiàn)結(jié)構(gòu)改進(jìn)3階矩陣運(yùn)算的邏輯結(jié)構(gòu)，節(jié)省出2/3的邏輯資源，提高了模塊的最高運(yùn)行速度。 (2)研究利用FPGA實(shí)現(xiàn)圖像實(shí)時(shí)縮放處理的方法，選擇能夠滿(mǎn)足特種LCD要求的雙線(xiàn)性插值法作為研究對(duì)象，實(shí)時(shí)計(jì)算插值系數(shù)dx和dy，并采用流水線(xiàn)結(jié)構(gòu)進(jìn)行插值計(jì)算，僅使用FPGA中的3個(gè)雙端口RAM來(lái)緩沖圖像數(shù)據(jù)，沒(méi)有外擴(kuò)大容量幀存儲(chǔ)器，降低了成本，提高特種LCD的系統(tǒng)兼容性。 (3)設(shè)計(jì)一種針對(duì)特種LCD更為簡(jiǎn)捷、有效的隔行轉(zhuǎn)逐行掃描的實(shí)現(xiàn)方案，即利用圖像實(shí)時(shí)縮放的方法，把一場(chǎng)圖像縮放到LCD的分辨率，實(shí)現(xiàn)復(fù)合視頻圖像在LCD的“滿(mǎn)屏”顯示，改善現(xiàn)有特種LCD在顯示隔行掃描的復(fù)合視頻信號(hào)時(shí)，遇到圖像信息丟失或顯示效果不佳的問(wèn)題。 (4)設(shè)計(jì)出一種基于字符和位圖的數(shù)字OSD控制核，合理使用分布式RAM和塊RAM兩種邏輯資源來(lái)存儲(chǔ)字符和位圖信息，OSD圖像由數(shù)字邏輯自動(dòng)合成，編程簡(jiǎn)單靈活，使特種LCD的參數(shù)調(diào)整更加方便。 (5)研制成功基于FPGA的特種LCD顯示控制板，能顯示三種分辨率640×480，800×600，1024×768的圖像信號(hào)；支持寬范圍的亮度、對(duì)比度、顯示位置等參數(shù)的實(shí)時(shí)調(diào)整，并提供全功能的透明OSD菜單進(jìn)行指示。 (6)研制成功基于FPGA的特種LCD圖像調(diào)節(jié)板，用于對(duì)某型號(hào)機(jī)載特種LCD進(jìn)行改造，增加寬范圍的亮度、對(duì)比度、圖像顯示位置的實(shí)時(shí)調(diào)整功能，提供無(wú)信號(hào)輸入檢測(cè)與OSD指示功能，提高圖像顯示的性能，通過(guò)了環(huán)境溫度試驗(yàn)與性能測(cè)試，并已裝機(jī)。 (7)研制成功基于DSP和FPGA的圖像采集顯示板，實(shí)現(xiàn)了對(duì)全分辨率復(fù)合視頻信號(hào)進(jìn)行25幀/秒的實(shí)時(shí)采集和顯示，在DSP內(nèi)使用“三幀”輪換的圖像數(shù)據(jù)緩沖方法提高了系統(tǒng)的實(shí)時(shí)處理能力，使之能夠完成一定復(fù)雜度的實(shí)時(shí)圖像處理。
上傳時(shí)間： 2013-06-12
上傳用戶(hù)：ivan-mtk
本文主要闡述基于FPGA對(duì)IEEE802.3快速以太網(wǎng)MAC層功能的實(shí)現(xiàn).首先介紹了以太網(wǎng)協(xié)議以及快速以太網(wǎng)接入無(wú)源光網(wǎng)EPON的原理,然后重點(diǎn)闡述了MAC層的FPGA設(shè)計(jì)、仿真及測(cè)試.先總體介紹了對(duì)整個(gè)MAC系統(tǒng)的內(nèi)部結(jié)構(gòu)、模塊劃分,再對(duì)各個(gè)模塊的設(shè)計(jì)進(jìn)行了詳細(xì)的描述,接著介紹了開(kāi)發(fā)環(huán)境和驗(yàn)證工具,之后給出了測(cè)試方案,驗(yàn)證數(shù)據(jù)、實(shí)現(xiàn)結(jié)果及時(shí)序仿真波形圖.最后是對(duì)下一步將設(shè)計(jì)的MAC IP應(yīng)用于EPON的MAC層協(xié)議進(jìn)行了研究分析,通過(guò)數(shù)學(xué)推導(dǎo)和實(shí)例給出了MPCP的DBA算法,并討論了在MAC核中添加MPCP協(xié)議的實(shí)現(xiàn)方法.
標(biāo)簽： 802.3 FPGA MAC 快速以太網(wǎng)
上傳時(shí)間： 2013-06-10
上傳用戶(hù)：時(shí)代將軍
本文探索了自主系統(tǒng)CPU設(shè)計(jì)方法和經(jīng)驗(yàn)，同時(shí)對(duì)80C51產(chǎn)品進(jìn)行了必要的改進(jìn)。 文章采用XILINX公司的Virtex-ⅡPro系列FPGA芯片，在相關(guān)EDA軟件平臺(tái)的支持下進(jìn)行基于FPGA的8051芯片的設(shè)計(jì)。在已公開(kāi)的8051源代碼的基礎(chǔ)上，對(duì)其中的程序存儲(chǔ)器、指令存儲(chǔ)器做了較大幅度的修改，增加了定時(shí)器、串行收發(fā)器的軟件編寫(xiě)，VerilogHDL語(yǔ)句共6000余行(見(jiàn)附錄光盤(pán))。在設(shè)計(jì)中筆者特別的注意了源代碼中組合邏輯循環(huán)的去除，時(shí)序設(shè)計(jì)中合理確定建立時(shí)間和保持時(shí)間，保證了工作頻率的提高(工作頻率由12MHz提高到約30MHz)，串行收發(fā)器的下載實(shí)驗(yàn)驗(yàn)證了該模塊頻率的提高。對(duì)設(shè)計(jì)高頻CPU提供了有益的借鑒。本文利用Modelsim進(jìn)行了功能仿真和后仿真，利用Synplify進(jìn)行了綜合，仿真和綜合結(jié)果達(dá)到了設(shè)計(jì)的預(yù)期要求，并為下載和組成系統(tǒng)作了準(zhǔn)備工作(設(shè)計(jì)了外圍電路的PCB板圖)。
上傳時(shí)間： 2013-06-28
上傳用戶(hù)：梧桐
作者研究了當(dāng)前流行的縮放算法，對(duì)圖像紋理相關(guān)性大小和邊緣方向的判斷上提出了一種新的方法，并在此基礎(chǔ)上發(fā)展了一套適用于數(shù)字視頻芯片的圖像縮放算法。仿真結(jié)果表明此算法由優(yōu)于目前流行的圖像縮放算法。 介紹了FPGA的開(kāi)發(fā)工作大致可以分為設(shè)計(jì)和驗(yàn)證兩大部分，在具體開(kāi)發(fā)流程上可以根據(jù)要求靈活控制。縮放芯片的開(kāi)發(fā)可以分為：芯片結(jié)構(gòu)設(shè)計(jì)、時(shí)鐘系統(tǒng)設(shè)計(jì)、存儲(chǔ)器讀寫(xiě)控制、IP核復(fù)用設(shè)計(jì)、計(jì)算精度控制等方面的電路設(shè)計(jì)。在設(shè)計(jì)完成各級(jí)子模塊以后拼接各子模快完成整個(gè)縮放模塊的設(shè)計(jì)。通過(guò)測(cè)試發(fā)現(xiàn)設(shè)計(jì)中存在的缺陷，修改再測(cè)試，最終完成整個(gè)模塊的設(shè)計(jì)。
上傳時(shí)間： 2013-05-31
上傳用戶(hù)：tdyoung
隨著圖像處理和模式識(shí)別技術(shù)的進(jìn)步，基于生物特征的識(shí)別技術(shù)成為蓬勃發(fā)展的高技術(shù)之一，根據(jù)IBG(InternationalBiometricGroup)組織對(duì)生物特征市場(chǎng)的統(tǒng)計(jì)和預(yù)測(cè)，該領(lǐng)域的收入的年增長(zhǎng)率30-50％，到2008年，全球總收入將達(dá)到46.39億美元。而基于指紋特征的識(shí)別技術(shù)由于其獨(dú)特的可靠性，穩(wěn)定性，方便快捷的特點(diǎn)，恰好符合了市場(chǎng)的需求。目前指紋識(shí)別技術(shù)是生物識(shí)別領(lǐng)域中應(yīng)用最廣泛的識(shí)別技術(shù)，也是研究與應(yīng)用的一個(gè)熱點(diǎn)。 SOPC片上可編程系統(tǒng)和嵌入式系統(tǒng)是當(dāng)前電子設(shè)計(jì)領(lǐng)域中最熱門(mén)的概念。NiosⅡ是Altera公司開(kāi)發(fā)的一種采用流水線(xiàn)技術(shù)、單指令流的RISC嵌入式處理器軟核，可以將它嵌入FPGA內(nèi)部，與用戶(hù)自定義邏輯結(jié)合構(gòu)成一個(gè)基于FPGA的片上系統(tǒng)。與嵌入式硬核相比較，嵌入式軟核具有更大的靈活性。而FPGA的高速性、恰恰滿(mǎn)足了指紋識(shí)別系統(tǒng)對(duì)速度的要求。 本文對(duì)指紋識(shí)別技術(shù)中各個(gè)環(huán)節(jié)的算法進(jìn)行了較為深入的研究，結(jié)合NiosⅡ嵌入式處理器的特點(diǎn)，對(duì)算法進(jìn)行了合理的選擇與優(yōu)化，形成了一套完整的指紋識(shí)別算法，并提出了一種基于FPGA的指紋識(shí)別系統(tǒng)硬件設(shè)計(jì)方案。 論文的內(nèi)容主要包括以下幾個(gè)方面： 1、對(duì)指紋圖像預(yù)處理、后處理和匹配算法進(jìn)行了改進(jìn)，提高了算法的性能；設(shè)計(jì)了一種適用于快速匹配的指紋特征數(shù)據(jù)結(jié)構(gòu)；提出了一套基于特征點(diǎn)匹配的指紋識(shí)別算法。實(shí)驗(yàn)結(jié)果表明該算法速度快、誤識(shí)率較低、可靠性較高，可以滿(mǎn)足實(shí)用的要求。 2、本著增加系統(tǒng)集成度、減小系統(tǒng)體積、提高便攜性、降低功耗和成本，同時(shí)提升系統(tǒng)的性能的原則，使用Altera公司提供的外圍設(shè)備IP核配合NiosⅡ處理器軟核搭建了一個(gè)單片嵌入式系統(tǒng)，然后以?xún)?nèi)嵌NiosⅡ軟核的FPGA和FPS200指紋采集器為核心芯片，外配片外RAM和Flash存儲(chǔ)器以及小鍵盤(pán)和LCD顯示屏等器件，設(shè)計(jì)了一個(gè)便攜式指紋識(shí)別系統(tǒng)，提出了一套基于FPGA的硬件設(shè)計(jì)方案。 3、利用NiosⅡ開(kāi)發(fā)板對(duì)硬件設(shè)計(jì)方案進(jìn)行了初步的驗(yàn)證，實(shí)現(xiàn)了指紋采集芯片F(xiàn)PS200與FPGA的接口，并進(jìn)行了算法的移植。 實(shí)驗(yàn)結(jié)果表明本文所提出的系統(tǒng)設(shè)計(jì)方案是可行的。基于FPGA的自動(dòng)指紋識(shí)別系統(tǒng)在速度、功耗、體積、擴(kuò)展性方面有著獨(dú)特的優(yōu)勢(shì)，具有廣闊的發(fā)展空間。最后提出了對(duì)這一設(shè)計(jì)繼續(xù)改進(jìn)的思路和下一步研究的內(nèi)容。
標(biāo)簽： FPGA 指紋識(shí)別 法的研究 硬件實(shí)現(xiàn)
上傳時(shí)間： 2013-06-07
上傳用戶(hù)：kikye
軟件無(wú)線(xiàn)電是二十世紀(jì)九十年代提出的一種實(shí)現(xiàn)無(wú)線(xiàn)通信的體系結(jié)構(gòu)，被認(rèn)為是繼模擬通信、數(shù)字通信之后的第三代無(wú)線(xiàn)電通信技術(shù)。它的中心思想是：構(gòu)造一個(gè)開(kāi)放性、標(biāo)準(zhǔn)化、模塊化的通用硬件平臺(tái)，并使寬帶模數(shù)和數(shù)模轉(zhuǎn)換器盡可能靠近天線(xiàn)，從而將各種功能，如工作頻段、調(diào)制解調(diào)類(lèi)型、數(shù)據(jù)格式、加密模式、通信協(xié)議等用軟件來(lái)完成。 本論文首先介紹了軟件無(wú)線(xiàn)電的基本原理和三種結(jié)構(gòu)形式，綜述了軟件無(wú)線(xiàn)電的幾項(xiàng)關(guān)鍵技術(shù)及其最新研究進(jìn)展。其中調(diào)制解調(diào)模塊是軟件無(wú)線(xiàn)電系統(tǒng)中的重要部分，集中體現(xiàn)了軟件無(wú)線(xiàn)電最顯著的優(yōu)點(diǎn)——靈活性。目前這一部分的技術(shù)實(shí)現(xiàn)手段多種多樣。隨著近幾年來(lái)芯片制造工藝的飛速發(fā)展，可編程器件FPGA以其高速的處理性能、高容量和靈活的可重構(gòu)能力，成為實(shí)現(xiàn)軟件無(wú)線(xiàn)電技術(shù)的重要手段。 本論文調(diào)制解調(diào)系統(tǒng)的設(shè)計(jì)，選擇有代表性的16QAM和QPSK兩種方式作為研究對(duì)象，采用SystemView軟件作為系統(tǒng)級(jí)開(kāi)發(fā)工具進(jìn)行集成化設(shè)計(jì)。在實(shí)現(xiàn)系統(tǒng)仿真和FPGA整體規(guī)劃后，著重分析用VHDL實(shí)現(xiàn)其中關(guān)鍵模塊以及利用嵌入FPGA的CPU核控制調(diào)制解調(diào)方式轉(zhuǎn)換的方法。同時(shí)，在設(shè)計(jì)中成功地調(diào)用了Xilinx公司的IP核，實(shí)現(xiàn)了設(shè)計(jì)復(fù)用。由于FPGA內(nèi)部邏輯可以根據(jù)需要進(jìn)行重構(gòu)，因而硬件的調(diào)試和升級(jí)變得很容易，而內(nèi)嵌CPU使信號(hào)處理過(guò)程可以用軟件進(jìn)行控制，充分體現(xiàn)了軟件無(wú)線(xiàn)電的靈活性。 通過(guò)本論文的研究，初步驗(yàn)證了在FPGA內(nèi)實(shí)現(xiàn)數(shù)字調(diào)制解調(diào)過(guò)程及控制的技術(shù)可行性和應(yīng)用的靈活性，并對(duì)將來(lái)的擴(kuò)展問(wèn)題進(jìn)行了研究和討論，為實(shí)現(xiàn)完整的軟件無(wú)線(xiàn)電系統(tǒng)奠定了基礎(chǔ)。
標(biāo)簽： FPGA 軟件無(wú)線(xiàn)電 調(diào)制解調(diào)
上傳時(shí)間： 2013-06-10
上傳用戶(hù)：xhz1993
蟲(chóng)蟲(chóng)下載站版權(quán)所有 京ICP備2021023401號(hào)-1
