介紹了FPGA設計全流程：Modelsim>>Synplify.Pro>>ISE
標簽： Modelsim Synplify FPGA ISE
上傳時間： 2013-08-15
上傳用戶：稀世之寶039
大唐電信的FPGA設計經驗，內部資料，詳細完整，很有參考價值
標簽： FPGA 大唐電信 設計經驗
上傳時間： 2013-08-16
上傳用戶：123啊
一種基于FPGA 實現的全并行結構FFT 設計方法，采用全并行加流水結構, 可在一個時鐘節拍內完成32 點FFT 運算的功能, 設計最高運算速度可達11ns
標簽： FPGA FFT 并行 設計方法
上傳用戶：467368609
FPGA/CPLD數字電路設計經驗分享。大唐公司的！
標簽： FPGA CPLD 數字 大唐
上傳時間： 2013-08-17
上傳用戶：wangchong
FPGA設計全流程：Modelsim>>Synplify.Pro>>ISE\\r\\n第一章 Modelsim編譯Xilinx庫\\r\\n第二章 調用Xilinx CORE-Generator\\r\\n第三章 使用Synplify.Pro綜合HDL和內核\\r\\n第四章 綜合后的項目執行\\r\\n第五章 不同類型結構的仿真
標簽： FPGA 流程
上傳時間： 2013-08-20
上傳用戶：cuibaigao
使用QUARTUS做FPGA開發全流程，適用于初學者
標簽： QUARTUS FPGA 流程
上傳時間： 2013-08-21
上傳用戶：feifei0302
5分鐘學會使用CPLD,經典資料，有想學習CPLD的朋友有福了
標簽： CPLD 分
上傳時間： 2013-08-22
上傳用戶：xmsmh
大容量FPGA數據的EEPROM串行加載
標簽： EEPROM FPGA 大容量 串行
上傳時間： 2013-08-23
上傳用戶：GeekyGeek
西安大唐電訊的經典內部培訓資料，寫的很有水平，希望大家能從中領悟點東西
標簽： 大唐 內部培訓資料
上傳時間： 2013-08-26
上傳用戶：450976175
Xilinx的FPGA設計全流程
標簽： Xilinx FPGA 流程
上傳用戶：as275944189
蟲蟲下載站版權所有 京ICP備2021023401號-1
