隨著對電能應用高效率的要求，基于電力電子技術的非線性負載等開關設備的應用越來越普遍，這些開關設備造成的諧波成分對電網的污染也越來越嚴重。這些諧波會影響其它電氣設備的正常工作，危及電網安全。電力有源濾波器由于能對頻率和幅值都變化的諧波進行跟蹤補償，得到了廣泛的研究。 本文是在課題組380V、260kVA純有源電力濾波器項目方案的論證階段，為提高大容量單臺純有源濾波器的效率和動、穩態性能而做的分析、設計和仿真驗證工作。論文首先介紹了通過LCL濾波器與電網相連的并聯電力有源濾波器的主電路結構，進而分析了這種主電路結構在大容量和低開關頻率場合對開關紋波衰減的優勢。通過比較PI控制和狀態反饋控制，選取全狀態反饋來達到對系統的穩定控制。 將電網處理為擾動輸入，對LCL主電路在靜止abc坐標系中進行了建模，然后選取系統閉環期望極點設計了控制系統。為消除電網這個外部輸入對指令電流跟蹤的影響，引入了電壓前饋，并從理論上推導了前饋的具體關系式。之后引入了觀測器，并把對電網輸入的建模考慮進了觀測器，消除了電網輸入對狀態估計和補償輸出造成的偏差。在電力有源濾波器實際安裝時，電網進線和變壓器的電感是不確定的，其會加在LCL的網側電感上，從而使對系統基于狀態空間的建模產生偏差，因此文章研究了所設計的控制器對LCL網側電感變化的適應性。為保證電力有源濾波器的穩態指標，對狀態反饋后的系統設計了重復控制器。 最后，基于設計的控制器在MATLAB/Simulink環境下建立了對1MW不控整流負載進行補償的電力有源濾波器系統模型，進行了仿真；并對動靜態性能進行了分析，驗證了設計和理論分析的正確性。
上傳時間： 2013-06-20
上傳用戶：哇哇哇哇哇
現場可編程門陣列(FPGA)的發展已經有二十多年，從最初的1200門發展到了目前數百萬門至上千萬門的單片FPGA芯片。現在，FPGA已廣泛地應用于通信、消費類電子和車用電子類等領域，但國內市場基本上是國外品牌的天下。 在高密度FPGA中，芯片上時鐘分布質量變的越來越重要，時鐘延遲和時鐘偏差已成為影響系統性能的重要因素。目前，為了消除FPGA芯片內的時鐘延遲，減小時鐘偏差，主要有利用延時鎖相環(DLL)和鎖相環(PLL)兩種方法，而其各自又分為數字設計和模擬設計。雖然用模擬的方法實現的DLL所占用的芯片面積更小，輸出時鐘的精度更高，但從功耗、鎖定時間、設計難易程度以及可復用性等多方面考慮，我們更愿意采用數字的方法來實現。 本論文是以Xilinx公司Virtex-E系列FPGA為研究基礎，對全數字延時鎖相環(DLL)電路進行分析研究和設計，在此基礎上設計出具有自主知識產權的模塊電路。 本文作者在一年多的時間里，從對電路整體功能分析、邏輯電路設計、晶體管級電路設計和仿真以及最后對設計好的電路仿真分析、電路的優化等做了大量的工作，通過比較DLL與PLL、數字DLL與模擬DLL，深入的分析了全數字DLL模塊電路組成結構和工作原理，設計出了符合指標要求的全數字DLL模塊電路，為開發自我知識產權的FPGA奠定了堅實的基礎。 本文先簡要介紹FPGA及其時鐘管理技術的發展，然后深入分析對比了DLL和PLL兩種時鐘管理方法的優劣。接著詳細論述了DLL模塊及各部分電路的工作原理和電路的設計考慮，給出了全數字DLL整體架構設計。最后對DLL整體電路進行整體仿真分析，驗證電路功能，得出應用參數。在設計中，用Verilog-XL對部分電路進行數字仿真，Spectre對進行部分電路的模擬仿真，而電路的整體仿真工具是HSIM。 本設計采用TSMC0.18μmCMOS工藝庫建模，設計出的DLL工作頻率范圍從25MHz到400MHz，工作電壓為1.8V，工作溫度為-55℃～125℃，最大抖動時間為28ps，在輸入100MHz時鐘時的功耗為200MW，達到了國外同類產品的相應指標。最后完成了輸出電路設計，可以實現時鐘占空比調節，2倍頻，以及1.5、2、2.5、3、4、5、8、16時鐘分頻等時鐘頻率合成功能。
上傳時間： 2013-06-10
上傳用戶：yd19890720
在幾乎所有現代通訊和計算機網絡領域中，安全問題都起著非常重要的作用。隨著網絡應用的迅速發展，對安全的要求也逐漸加強。目前影響最大的三類公鑰密碼是RSA公鑰密碼、EIGamal公鑰密碼和橢圓曲線公鑰密碼。但超橢圓曲線密碼是比橢圓曲線密碼更難攻破的密碼體制，且可以在更小的基域上達到與橢圓曲線密碼相同的安全程度。雖然超橢圓曲線密碼體制在理論上已經基本成熟，但由于它的計算復雜性大，所以在具體實現上還需要進一步研究。實現超橢圓曲線密碼系統，對于增強信息系統的安全性和研究更高強度的加密系統都有著重要的理論意義和較高的應用價值，相信超橢圓曲線密碼系統將會有更好的應用前景。 對于密碼系統，我們希望它占用的空間更少，實現的時間更短，安全性更高。論文研究超橢圓曲線密碼中的加密算法，對主要算法進行實現比較并提出軟硬協調思想實現超橢圓曲線密碼系統就是為了達到這個目標。 論文先介紹了超橢圓曲線密碼系統中有限域上的兩個核心運算——有限域乘法運算和有限域求逆運算。對有限域乘法運算的全串行算法和串并混合算法在FPGA上用VHDL語言進行了實現，并對它們的結果進行對比，重點在于對并行度不同的串并混合算法進行實現比較，找到面積和速度的最佳結合點。通過對算法的實現和比較，發現理論上面積和速度協調性較好的8位串并混合算法在實際中協調性并不是很好，最終得出結論，在所做實驗的四種情況中，面積和速度協調性較好的算法是4位串并混合算法。隨后論文對有限域求逆運算的三種算法在FPGA上用VHDL語言進行實現比較，找到單獨實現有限域求逆運算較好的算法(MIMA域求逆算法)和可以與域乘法運算相結合的算法(使用域乘法求逆的算法)，為軟硬協調實現超橢圓曲線系統思想的提出打下基礎。 論文然后提出了軟硬協調的方法實現超橢圓曲線系統的思想，并對整個系統進行了軟硬件部分的劃分。通過分析，將標量乘算法，除子算法和多項式環算法劃分到軟件部分，并對其中的標量乘運算進行了詳細的分析介紹，將有限域算法歸于硬件部分并對其進行了簡單描述。在最后對全文進行總結，提出進一步需要開展的工作。
上傳時間： 2013-04-24
上傳用戶：zl123！@#
伴隨著多媒體顯示和傳輸技術的發展,人們獲得了越來越高的視聽享受。從傳統的模擬電視,到標清、高清、全高清。與顯示技術發展結伴而行的是顯示接口技術的發展,從模擬的AV端子,S-Video和VGA接口,到數字顯示的DVI接口,技術上經歷了一個從模擬到數字,從并行到串行,從低速到高速的發展過程。 HDMI是最新的高清晰度多媒體接口,它的規范由Silicon Image等七家公司提出,具有帶寬大,尺寸小,傳輸距離長和支持正版保護等功能,符合當今技術的發展潮流,一經推出,就獲得了巨大的成功。成為平板顯示器、高清電視等設備的標準接口之一,并獲得了越來越廣泛的應用。 從上世紀80年代XILINX發明第一款FPGA芯片以來,FPGA就以其體系結構和邏輯單元靈活,運算速度快,編程方便等優點廣泛應用與IC設計、系統控制、視頻處理、通信系統、航空航天等諸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3為核心,配合Silicon Image的專用HDMI接收芯片搭建了一個HDMI的接收顯示平臺。針對HDMI帶寬寬,數據量大的特點,使用了新型的DDR2 SDRAM作為視頻信號的輸入和輸出緩沖。在硬件板級設計上,針對HDMI和DDR2的相關高速電路,采用了一系列的高速電路設計方法,有效的避免了信號的反射,串擾等不良現象。同時在對HDMI規范和DDR2 SDRAM時序規范的深入研究的基礎上,在ALTERA的開發平臺QUARTUSII上編寫了系統的頂層模塊和相關各功能子模塊,并仿真通過。 論文的主要工作和創新點表現在以下幾個方面： 1、論文研究了最新的HDMI接口規范和新型存儲器件DDR2的時序規范。 2、論文搭建的整個系統相當龐大,涉及到相關的規范、多種芯片的資料、各種工具軟件的使用、原理圖的繪制和PCB板的布局布線,直至后期的編程仿真,花費了作者大量的時間和精力。 3、論文首次使用FPGA來處理HDMI信號且直接驅動顯示器件,區別于-般的ASIC方案。 4、論文對高速電路特別是的DDR2布局布線,采用了一系列的專門措施,具有一定的借鑒價值。
上傳時間： 2013-07-28
上傳用戶：xiaoxiang
頻率是電子技術領域內的一個基本參數，同時也是一個非常重要的參數。穩定的時鐘在高性能電子系統中有著舉足輕重的作用，直接決定系統性能的優劣。隨著電子技術的發展，測頻系統使用時鐘的提高，測頻技術有了相當大的發展，但不管是何種測頻方法，±1個計數誤差始終是限制測頻精度進一步提高的一個重要因素。 本設計闡述了各種數字測頻方法的優缺點。通過分析±1個計數誤差的來源得出了一種新的測頻方法：檢測被測信號，時基信號的相位，當相位同步時開始計數，相位再次同步時停止計數，通過相位同步來消除計數誤差，然后再通過運算得到實際頻率的大小。根據M/T法的測頻原理，已經出現了等精度的測頻方法，但是還存在±1的計數誤差。因此，本文根據等精度測頻原理中閘門時間只與被測信號同步，而不與標準信號同步的缺點，通過分析已有等精度澳孽頻方法所存在±1個計數誤差的來源，采用了全同步的測頻原理在FPGA器件上實現了全同步數字頻率計。根據全同步數字頻率計的測頻原理方框圖，采用VHDL語言，成功的編寫出了設計程序，并在MAX+PLUS Ⅱ軟件環境中，對編寫的VHDL程序進行了仿真，得到了很好的效果。最后，又討論了全同步頻率計的硬件設計并給出了電路原理圖和PCB圖。對構成全同步數字頻率計的每一個模塊，給出了較詳細的設計方法和完整的程序設計以及仿真結果。
上傳時間： 2013-06-05
上傳用戶：wys0120
伴隨著多媒體顯示和傳輸技術的發展,人們獲得了越來越高的視聽享受。從傳統的模擬電視,到標清、高清、全高清。與顯示技術發展結伴而行的是顯示接口技術的發展,從模擬的AV端子,S-Video和VGA接口,到數字顯示的DVI接口,技術上經歷了一個從模擬到數字,從并行到串行,從低速到高速的發展過程。 HDMI是最新的高清晰度多媒體接口,它的規范由Silicon Image等七家公司提出,具有帶寬大,尺寸小,傳輸距離長和支持正版保護等功能,符合當今技術的發展潮流,一經推出,就獲得了巨大的成功。成為平板顯示器、高清電視等設備的標準接口之一,并獲得了越來越廣泛的應用。 從上世紀80年代XILINX發明第一款FPGA芯片以來,FPGA就以其體系結構和邏輯單元靈活,運算速度快,編程方便等優點廣泛應用與IC設計、系統控制、視頻處理、通信系統、航空航天等諸多方面。 本文利用ALTERA的一款高端FPGA芯片EP2S180F1508C3為核心,配合Silicon Image的專用HDMI接收芯片搭建了一個HDMI的接收顯示平臺。針對HDMI帶寬寬,數據量大的特點,使用了新型的DDR2 SDRAM作為視頻信號的輸入和輸出緩沖。在硬件板級設計上,針對HDMI和DDR2的相關高速電路,采用了一系列的高速電路設計方法,有效的避免了信號的反射,串擾等不良現象。同時在對HDMI規范和DDR2 SDRAM時序規范的深入研究的基礎上,在ALTERA的開發平臺QUARTUSII上編寫了系統的頂層模塊和相關各功能子模塊,并仿真通過。 論文的主要工作和創新點表現在以下幾個方面： 1、論文研究了最新的HDMI接口規范和新型存儲器件DDR2的時序規范。 2、論文搭建的整個系統相當龐大,涉及到相關的規范、多種芯片的資料、各種工具軟件的使用、原理圖的繪制和PCB板的布局布線,直至后期的編程仿真,花費了作者大量的時間和精力。 3、論文首次使用FPGA來處理HDMI信號且直接驅動顯示器件,區別于-般的ASIC方案。 4、論文對高速電路特別是的DDR2布局布線,采用了一系列的專門措施,具有一定的借鑒價值。
上傳時間： 2013-06-22
上傳用戶：784533221
激光測距是一種非接觸式的測量技術，已被廣泛使用于遙感、精密測量、工程建設、安全監測以及智能控制等領域。早期的激光測距系統在激光接收機中通過分立的單元電路處理激光發、收信號以測量光脈沖往返時間，使得開發成本高、電路復雜，調試困難，精度以及可靠性相對較差，體積和重量也較大，且沒有與其他儀器相匹配的標準接口，上述缺陷阻礙了激光測距系統的普及應用。 本文針對激光測距信號處理系統設計了一套全數字集成方案，除激光發射、接收電路以外，將信號發生、信號采集、綜合控制、數據處理和數據傳輸五個部分集成為一塊專用集成電路。這樣就不再需要DA轉換和AD轉換電路和濾波處理等模塊，可以直接對信號進行數字信號處理。與分立的單元電路構成的激光測距信號處琿相比，可以大大降低激光測距系統的成本，縮短激光測距的研制周期。并且由于專用集成電路帶有標準的RS232接口，可以直接與通信模塊連接，構成激光遙測實時監控系統，通過LED實時顯示測距結果。這樣使得激光測距系統只需由激光器LD、接收PD和一片集成電路組成即可，提出了橋梁的位移監測技術方法，并設計出一種針對橋梁的位移監測的具有既便攜、有效又經濟實用的監測樣機。 本文基于xil inx公司提供的開發環境(ise8.2)、和Virtex2P系列XC2VP30的開發版來設計的，提出一種基于方波的利用DCM(數字時鐘管理器)檢相的相位式測距方法；采用三把側尺頻率分別是30MHz、3MHz、lOkHz，對應的測尺長度分別為5米、50米和15000米，對應的精度分別為±0.02米、±0.5米和±5米。設計了一套激光測距全數字信號處理系統。為了證明本系統的準確性，另外設計了一套利用延時的方法來模擬激光光路，經過測試，證明利用DCM檢相的相位式測距方法對于橋梁的位移監測是可行的，測量精度和測量結果也滿足設計方案要求。
上傳時間： 2013-06-12
上傳用戶：fanboynet
頻率是電子技術領域內的一個基本參數，同時也是一個非常重要的參數。穩定的時鐘在高性能電子系統中有著舉足輕重的作用，直接決定系統性能的優劣。隨著電子技術的發展，測頻系統使用時鐘的提高，測頻技術有了相當大的發展，但不管是何種測頻方法，±1個計數誤差始終是限制測頻精度進一步提高的一個重要因素。 本設計闡述了各種數字測頻方法的優缺點。通過分析±1個計數誤差的來源得出了一種新的測頻方法：檢測被測信號，時基信號的相位，當相位同步時開始計數，相位再次同步時停止計數，通過相位同步來消除計數誤差，然后再通過運算得到實際頻率的大小。根據M/T法的測頻原理，已經出現了等精度的測頻方法，但是還存在±1的計數誤差。因此，本文根據等精度測頻原理中閘門時間只與被測信號同步，而不與標準信號同步的缺點，通過分析已有等精度澳孽頻方法所存在±1個計數誤差的來源，采用了全同步的測頻原理在FPGA器件上實現了全同步數字頻率計。根據全同步數字頻率計的測頻原理方框圖，采用VHDL語言，成功的編寫出了設計程序，并在MAX+PLUS Ⅱ軟件環境中，對編寫的VHDL程序進行了仿真，得到了很好的效果。最后，又討論了全同步頻率計的硬件設計并給出了電路原理圖和PCB圖。對構成全同步數字頻率計的每一個模塊，給出了較詳細的設計方法和完整的程序設計以及仿真結果。
上傳時間： 2013-04-24
上傳用戶：qqoqoqo
在過去的十幾年間，FPGA取得了驚人的發展：集成度已達到1000萬等效門、速度可達到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時鐘的分布質量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統性能的重要因素。現在，解決時鐘延時問題主要使用時鐘延時補償電路。 為了消除FPGA芯片內的時鐘延時，減小時鐘偏差，本文設計了內置于FPGA芯片中的延遲鎖相環，采用一種全數字的電路結構，將傳統DLL中的用模擬方式實現的環路濾波器和壓控延遲鏈改進為數字方式實現的時鐘延遲測量電路，和延時補償調整電路，配合特定的控制邏輯電路，完成時鐘延時補償。在輸入時鐘頻率不變的情況下，只需一次調節過程即可完成輸入輸出時鐘的同步，鎖定時間較短，噪聲不會積累，抗干擾性好。 在Smic0.18um工藝下，設計出的時鐘延時補償電路工作頻率范圍從25MHz到300MHz，最大抖動時間為35ps，鎖定時間為13個輸入時鐘周期。另外，完成了時鐘相移電路的設計，實現可編程相移，為用戶提供與輸入時鐘同頻的相位差為90度，180度，270度的相移時鐘；時鐘占空比調節電路的設計，實現可編程占空比，可以提供占空比為50/50的時鐘信號；時鐘分頻電路的設計，實現頻率分頻，提供1.5，2，2.5，3，4，5，8，16分頻時鐘。
上傳時間： 2013-07-06
上傳用戶：LouieWu
·詳細說明：美國機械工程師手冊英文原版 內有大量PDF文件 可供閱讀 可以給你很大提高
上傳時間： 2013-06-17
上傳用戶：eclipse
