中國知名通信公司大唐電信FPGACPLD數(shù)字電路設(shè)計經(jīng)驗分享。
標簽： FPGACPLD 大唐電信 數(shù)字 電路設(shè)計
上傳時間： 2013-08-15
上傳用戶：541657925
介紹了FPGA設(shè)計全流程：Modelsim>>Synplify.Pro>>ISE
標簽： Modelsim Synplify FPGA ISE
上傳用戶：稀世之寶039
大唐電信的FPGA設(shè)計經(jīng)驗，內(nèi)部資料，詳細完整，很有參考價值
標簽： FPGA 大唐電信 設(shè)計經(jīng)驗
上傳時間： 2013-08-16
上傳用戶：123啊
一種基于FPGA 實現(xiàn)的全并行結(jié)構(gòu)FFT 設(shè)計方法，采用全并行加流水結(jié)構(gòu), 可在一個時鐘節(jié)拍內(nèi)完成32 點FFT 運算的功能, 設(shè)計最高運算速度可達11ns
標簽： FPGA FFT 并行 設(shè)計方法
上傳用戶：467368609
用FPGA設(shè)計數(shù)字系統(tǒng)，2007年上海FPGA研修班王巍老師講義
標簽： FPGA 數(shù)字系統(tǒng)
上傳用戶：duoshen1989
FPGA/CPLD數(shù)字電路設(shè)計經(jīng)驗分享。大唐公司的！
標簽： FPGA CPLD 數(shù)字 大唐
上傳時間： 2013-08-17
上傳用戶：wangchong
_Wiley_Synthesis_of_Arithmetic_Circuits_-_FPGA_ASIC_and_Embedded_Systems_(2006)_-_DDU一些硬體設(shè)計教學(xué)文件
標簽： Wiley_Synthesis_of_Arithmetic_Cir FPGA_ASIC_and_Embedded_Systems cuits 2006
上傳時間： 2013-08-20
上傳用戶：lchjng
FPGA可促進嵌入式系統(tǒng)設(shè)計改善即時應(yīng)用性能，臺灣人寫的，關(guān)于FPGA應(yīng)用的技術(shù)文章
標簽： FPGA 嵌入式 系統(tǒng) 性能
上傳用戶：liuwei6419
FPGA設(shè)計全流程：Modelsim>>Synplify.Pro>>ISE\\r\\n第一章 Modelsim編譯Xilinx庫\\r\\n第二章 調(diào)用Xilinx CORE-Generator\\r\\n第三章 使用Synplify.Pro綜合HDL和內(nèi)核\\r\\n第四章 綜合后的項目執(zhí)行\(zhòng)\r\\n第五章 不同類型結(jié)構(gòu)的仿真
標簽： FPGA 流程
上傳用戶：cuibaigao
使用QUARTUS做FPGA開發(fā)全流程，適用于初學(xué)者
標簽： QUARTUS FPGA 流程
上傳時間： 2013-08-21
上傳用戶：feifei0302
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
