5分鐘學會使用CPLD,經典資料，有想學習CPLD的朋友有福了
標簽： CPLD 分
上傳時間： 2013-08-22
上傳用戶：xmsmh
大容量FPGA數據的EEPROM串行加載
標簽： EEPROM FPGA 大容量 串行
上傳時間： 2013-08-23
上傳用戶：GeekyGeek
西安大唐電訊的經典內部培訓資料，寫的很有水平，希望大家能從中領悟點東西
標簽： 大唐 內部培訓資料
上傳時間： 2013-08-26
上傳用戶：450976175
Xilinx的FPGA設計全流程
標簽： Xilinx FPGA 流程
上傳用戶：as275944189
上海外灘看到的最大的LED顯示屏的內核源代碼，主要是完成視頻信號的遠距離傳輸的編解碼與接口轉換
標簽： LED 海外 顯示屏 內核
上傳時間： 2013-08-28
上傳用戶：LIKE
大唐電信FPGA設計經驗.pdf\r\n對初涉及FPGA者來說，無疑是很好的指導。\r\n從開始就讓別人的經驗成為自己的習慣
標簽： FPGA 大唐電信 設計經驗
上傳時間： 2013-08-30
上傳用戶：dyctj
全是FPGA的例子 對大家應該有好處 大家趕快下把 知識不等人
標簽： FPGA 家
上傳用戶：lgd57115700
介紹了FPGA設計全流程\r\n和一些簡單的例子
標簽： FPGA 流程
上傳時間： 2013-09-03
上傳用戶：xiaowei314
無淪是用離散邏輯、可編程邏輯，還是用全定制硅器件實現的任何數字設計，為了成功地操\r\n作，可靠的時鐘是非常關鍵的。設計不良的時鐘在極限的溫度、電壓或制造工藝的偏差情況下將\r\n導致錯誤的行為，并且調試困難、花銷很大。 在設計PLD/FPGA時通常采用幾種時鐘類型。時鐘可\r\n分為如下四種類型：全局時鐘、門控時鐘、多級邏輯時鐘和波動式時鐘。多時鐘系統能夠包括上\r\n述四種時鐘類型的任意組合。
標簽： FPGA PLD 時鐘
上傳時間： 2013-09-04
上傳用戶：yelong0614
Cadence基礎培訓（全定制集成電路設計的整個流程）
標簽： Cadence 基礎培訓 定制 集成電路設計
上傳時間： 2013-09-05
上傳用戶：685
蟲蟲下載站版權所有 京ICP備2021023401號-1
