軟件無線電(SDR)
上傳時間： 2013-06-13
上傳用戶：linlin
頻率是電子技術領域內的一個基本參數，同時也是一個非常重要的參數。穩定的時鐘在高性能電子系統中有著舉足輕重的作用，直接決定系統性能的優劣。隨著電子技術的發展，測頻系統使用時鐘的提高，測頻技術有了相當大的發展，但不管是何種測頻方法，±1個計數誤差始終是限制測頻精度進一步提高的一個重要因素。 本設計闡述了各種數字測頻方法的優缺點。通過分析±1個計數誤差的來源得出了一種新的測頻方法：檢測被測信號，時基信號的相位，當相位同步時開始計數，相位再次同步時停止計數，通過相位同步來消除計數誤差，然后再通過運算得到實際頻率的大小。根據M/T法的測頻原理，已經出現了等精度的測頻方法，但是還存在±1的計數誤差。因此，本文根據等精度測頻原理中閘門時間只與被測信號同步，而不與標準信號同步的缺點，通過分析已有等精度澳孽頻方法所存在±1個計數誤差的來源，采用了全同步的測頻原理在FPGA器件上實現了全同步數字頻率計。根據全同步數字頻率計的測頻原理方框圖，采用VHDL語言，成功的編寫出了設計程序，并在MAX+PLUS Ⅱ軟件環境中，對編寫的VHDL程序進行了仿真，得到了很好的效果。最后，又討論了全同步頻率計的硬件設計并給出了電路原理圖和PCB圖。對構成全同步數字頻率計的每一個模塊，給出了較詳細的設計方法和完整的程序設計以及仿真結果。
上傳時間： 2013-04-24
上傳用戶：qqoqoqo
銀江接口的源代碼,利用VC編寫,可以用于股票數據的實時獲取
上傳時間： 2013-07-12
上傳用戶：jlyaccounts
當前正處于第三代移動通信技術發展的關鍵時期，各種與3G相關的無線網絡終端的需求量與日俱增。為3G無線網絡終端選擇一個高性能的處理器，并且提供一套完整的系統解決方案，滿足3G時代人們對數據通信業務的需求，無疑是一個有意義且亟待解決的重要問題。 OMAP(Open Multimedia Applications Platform)是美國德州公司(TI)推出的專門為支持第三代(3G)無線終端應用而設計的應用處理器體系結構。OMAP處理器平臺堪稱無線技術發展的里程碑，它提供了語音、數據和多媒體所需的帶寬和功能，可以極低的功耗為高端3G無線設備提供極佳的性能。 本文的研究內容是開發基于OMAP5910處理器的具有多個擴展接口的嵌入式開發平臺，以及攝像頭顯示驅動程序，以便能為3G相關的無線網絡終端提供一個系統級的解決方案，本文首先介紹了OMAP技術的特點和優點，并對OMAP5910處理器的硬件結構進行了簡單說明，在此基礎上提出了基于OMAP5910嵌入式平臺的FPGA設計，包括用FPGA擴展的接口：觸摸屏接口，硬盤接口，以太網接口；控制的接口：USB口，串口；以及實現的功能：與OMAP5910處理器的通信功能，中斷控制功能，選擇啟動順序功能，復位延時功能。然后介紹了基于OMAP5910的攝像顯示系統的硬件設計，主要包括攝像頭接口和攝像頭模塊，EMIFS和EMIFF接口以及LCD接口。最后描述了嵌入式Linux操作系統下攝像頭驅動程序的完整實現過程。
上傳時間： 2013-05-24
上傳用戶：mfhe2005
內部存儲器負責計算機系統內部數據的中轉、存儲與讀取，作為計算機系統中必不可少的三大件之一，它對計算機系統性能至關重要。內存可以說是CPU處理數據的“大倉庫”，所有經過CPU處理的指令和數據都要經過內存傳遞到電腦其他配件上，因此內存性能的好壞，直接影響到系統的穩定性和運行性能。在當今的電子系統設計中，內存被使用得越來越多，并且對內存的要求越來越高。既要求內存讀寫速度盡可能的快、容量盡可能的大，同時由于競爭的加劇以及利潤率的下降，人們希望在保持、甚至提高系統性能的同時也能降低內存產品的成本。面對這種趨勢，設計和實現大容量高速讀寫的內存顯得尤為重要。因此，近年來內存產品正經歷著從小容量到大容量、從低速到高速的不斷變化，從技術上也就有了從DRAM到SDRAM，再到DDR SDRAM及DDR2 SDRAM等的不斷演進。和普通SDRAM的接口設計相比，DDR2 SDRAM存儲器在獲得大容量和高速率的同時，對存儲器的接口設計也提出了更高的要求，其接口設計復雜度也大幅增加。一方面，由于I/O塊中的資源是有限的，數據多路分解和時鐘轉換邏輯必須在FPGA核心邏輯中實現，設計者可能不得不對接口邏輯進行手工布線以確保臨界時序。而另一方面，不得不處理好與DDR2接口有關的時序問題（包括溫度和電壓補償）。要正確的實現DDR2接口需要非常細致的工作，并在提供設計靈活性的同時確保系統性能和可靠性。 本文對通過Xilinx的Spartan3 FPGA實現DDR2內存接口的設計與實現進行了詳細闡述。通過Xilinx FPGA提供了I/O模塊和邏輯資源，從而使接口設計變得更簡單、更可靠。本設計中對I/O模塊及其他邏輯在RTL代碼中進行了配置、嚴整、執行，并正確連接到FPGA上，經過仔細仿真，然后在硬件中驗證，以確保存儲器接口系統的可靠性。
上傳時間： 2013-06-08
上傳用戶：fairy0212
在過去的十幾年間，FPGA取得了驚人的發展：集成度已達到1000萬等效門、速度可達到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時鐘的分布質量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統性能的重要因素。現在，解決時鐘延時問題主要使用時鐘延時補償電路。 為了消除FPGA芯片內的時鐘延時，減小時鐘偏差，本文設計了內置于FPGA芯片中的延遲鎖相環，采用一種全數字的電路結構，將傳統DLL中的用模擬方式實現的環路濾波器和壓控延遲鏈改進為數字方式實現的時鐘延遲測量電路，和延時補償調整電路，配合特定的控制邏輯電路，完成時鐘延時補償。在輸入時鐘頻率不變的情況下，只需一次調節過程即可完成輸入輸出時鐘的同步，鎖定時間較短，噪聲不會積累，抗干擾性好。 在Smic0.18um工藝下，設計出的時鐘延時補償電路工作頻率范圍從25MHz到300MHz，最大抖動時間為35ps，鎖定時間為13個輸入時鐘周期。另外，完成了時鐘相移電路的設計，實現可編程相移，為用戶提供與輸入時鐘同頻的相位差為90度，180度，270度的相移時鐘；時鐘占空比調節電路的設計，實現可編程占空比，可以提供占空比為50/50的時鐘信號；時鐘分頻電路的設計，實現頻率分頻，提供1.5，2，2.5，3，4，5，8，16分頻時鐘。
上傳時間： 2013-07-06
上傳用戶：LouieWu
隨著數字信號處理技術和大規模集成電路的飛速發展以及軟件無線電技術的廣泛應用，中頻全數字解調技術得到了進一步的發展，在無線通信中得到了廣泛應用。論文簡要介紹了QPSK數字調制的基本原理，對QPSK中頻全數字解調器的...
上傳時間： 2013-05-30
上傳用戶：as275944189
隨著各種通信系統數量的日益增多，為了充分地利用有限的頻譜資源，高頻譜利用率的調制技術不斷被應用。偏移正交相移鍵控(OQPSK: Offset QuadraturePhase Shift Keying)是一種恒包絡調制技術，具有較高的頻譜利用率和功率利用率，廣泛應用于衛星通信系統和地面移動通信系統。因此，對于OQPSK全數字解調技術的研究具有一定的理論價值。 本文以軟件無線電和全數字解調的相關理論為指導，成功設計并實現了基于FPGA的OQPSK全數字解調。論文介紹了OQPSK全數字接收解調原理和基于軟件無線電設計思想的全數字接收機的基本結構，詳細闡述了當今OQPSK數字解調中載波頻率同步、載波相位同步、時鐘同步和數據幀同步的一些常用算法，并選擇了相應算法構建了三種系統級的實現方案。通過MATLAB對解調方案的仿真和性能分析，確定了FPGA中的系統實現方案。在此基礎上，本文采用VerilogHDL硬件描述語言在Altera公司的Quartus II開發平臺上設計了同步解調系統中的各個模塊，還對各模塊和整個系統在ModelSim中進行了時序仿真驗證，并對設計中出現的問題進行了修正。最后，經過FPGA調試工具嵌入式邏輯分析儀SignalTapⅡ的硬件實際測試，本文對系統方案進行了最終的改進與調整。 實際測試結果表明，本文的設計最終能夠達到了預期的指標和要求。本課題設計經過時序和資源優化后還可以向ASIC和系統級SOC轉化，以進一步縮小系統體積、降低成本和提高電路的可靠性，因此具有良好的實際應用價值。
上傳時間： 2013-07-14
上傳用戶：aappkkee
基于FPGA的USB接口協議及驅動技術研究基于FPGA的USB接口協議及驅動技術研究
上傳時間： 2013-06-04
上傳用戶：564708051@qq.com
《單片機及接口技術》實驗指導書，實驗平臺針對偉福仿真器，分為軟件模擬部分和系統仿真部分，包括簡單程序設計、循環程序設計、分支程序設計、數碼轉換、查表程序、算術及邏輯運算指令實現、流水燈、鍵盤實驗、數碼管實驗、AD轉換、DA轉換、定時器等實驗。
上傳時間： 2013-04-24
上傳用戶：hakim
