頻率是電子技術領域內的一個基本參數，同時也是一個非常重要的參數。穩(wěn)定的時鐘在高性能電子系統中有著舉足輕重的作用，直接決定系統性能的優(yōu)劣。隨著電子技術的發(fā)展，測頻系統使用時鐘的提高，測頻技術有了相當大的發(fā)展，但不管是何種測頻方法，±1個計數誤差始終是限制測頻精度進一步提高的一個重要因素。 本設計闡述了各種數字測頻方法的優(yōu)缺點。通過分析±1個計數誤差的來源得出了一種新的測頻方法：檢測被測信號，時基信號的相位，當相位同步時開始計數，相位再次同步時停止計數，通過相位同步來消除計數誤差，然后再通過運算得到實際頻率的大小。根據M/T法的測頻原理，已經出現了等精度的測頻方法，但是還存在±1的計數誤差。因此，本文根據等精度測頻原理中閘門時間只與被測信號同步，而不與標準信號同步的缺點，通過分析已有等精度澳孽頻方法所存在±1個計數誤差的來源，采用了全同步的測頻原理在FPGA器件上實現了全同步數字頻率計。根據全同步數字頻率計的測頻原理方框圖，采用VHDL語言，成功的編寫出了設計程序，并在MAX+PLUS Ⅱ軟件環(huán)境中，對編寫的VHDL程序進行了仿真，得到了很好的效果。最后，又討論了全同步頻率計的硬件設計并給出了電路原理圖和PCB圖。對構成全同步數字頻率計的每一個模塊，給出了較詳細的設計方法和完整的程序設計以及仿真結果。
標簽： FPGA 數字頻率計
上傳時間： 2013-04-24
上傳用戶：qqoqoqo
在過去的十幾年間，FPGA取得了驚人的發(fā)展：集成度已達到1000萬等效門、速度可達到400～500MHz。隨著FPGA的集成度不斷增大，在高密度FPGA中，芯片上時鐘的分布質量就變得越來越重要。時鐘延時和時鐘相位偏移已成為影響系統性能的重要因素。現在，解決時鐘延時問題主要使用時鐘延時補償電路。 為了消除FPGA芯片內的時鐘延時，減小時鐘偏差，本文設計了內置于FPGA芯片中的延遲鎖相環(huán)，采用一種全數字的電路結構，將傳統DLL中的用模擬方式實現的環(huán)路濾波器和壓控延遲鏈改進為數字方式實現的時鐘延遲測量電路，和延時補償調整電路，配合特定的控制邏輯電路，完成時鐘延時補償。在輸入時鐘頻率不變的情況下，只需一次調節(jié)過程即可完成輸入輸出時鐘的同步，鎖定時間較短，噪聲不會積累，抗干擾性好。 在Smic0.18um工藝下，設計出的時鐘延時補償電路工作頻率范圍從25MHz到300MHz，最大抖動時間為35ps，鎖定時間為13個輸入時鐘周期。另外，完成了時鐘相移電路的設計，實現可編程相移，為用戶提供與輸入時鐘同頻的相位差為90度，180度，270度的相移時鐘；時鐘占空比調節(jié)電路的設計，實現可編程占空比，可以提供占空比為50/50的時鐘信號；時鐘分頻電路的設計，實現頻率分頻，提供1.5，2，2.5，3，4，5，8，16分頻時鐘。
標簽： FPGA 應用于 全數字 鎖相環(huán)
上傳時間： 2013-07-06
上傳用戶：LouieWu
隨著數字信號處理技術和大規(guī)模集成電路的飛速發(fā)展以及軟件無線電技術的廣泛應用，中頻全數字解調技術得到了進一步的發(fā)展，在無線通信中得到了廣泛應用。論文簡要介紹了QPSK數字調制的基本原理，對QPSK中頻全數字解調器的...
標簽： QPSK FPGA 中頻 全數字
上傳時間： 2013-05-30
上傳用戶：as275944189
隨著各種通信系統數量的日益增多，為了充分地利用有限的頻譜資源，高頻譜利用率的調制技術不斷被應用。偏移正交相移鍵控(OQPSK: Offset QuadraturePhase Shift Keying)是一種恒包絡調制技術，具有較高的頻譜利用率和功率利用率，廣泛應用于衛(wèi)星通信系統和地面移動通信系統。因此，對于OQPSK全數字解調技術的研究具有一定的理論價值。 本文以軟件無線電和全數字解調的相關理論為指導，成功設計并實現了基于FPGA的OQPSK全數字解調。論文介紹了OQPSK全數字接收解調原理和基于軟件無線電設計思想的全數字接收機的基本結構，詳細闡述了當今OQPSK數字解調中載波頻率同步、載波相位同步、時鐘同步和數據幀同步的一些常用算法，并選擇了相應算法構建了三種系統級的實現方案。通過MATLAB對解調方案的仿真和性能分析，確定了FPGA中的系統實現方案。在此基礎上，本文采用VerilogHDL硬件描述語言在Altera公司的Quartus II開發(fā)平臺上設計了同步解調系統中的各個模塊，還對各模塊和整個系統在ModelSim中進行了時序仿真驗證，并對設計中出現的問題進行了修正。最后，經過FPGA調試工具嵌入式邏輯分析儀SignalTapⅡ的硬件實際測試，本文對系統方案進行了最終的改進與調整。 實際測試結果表明，本文的設計最終能夠達到了預期的指標和要求。本課題設計經過時序和資源優(yōu)化后還可以向ASIC和系統級SOC轉化，以進一步縮小系統體積、降低成本和提高電路的可靠性，因此具有良好的實際應用價值。
標簽： OQPSK FPGA 全數字 解調
上傳時間： 2013-07-14
上傳用戶：aappkkee
數字超聲診斷設備在臨床診斷中應用十分廣泛，研制全數字化的醫(yī)療儀器已成為趨勢。盡管很多超聲成像儀器設計制造中使用了數字化技術，但是我們可以說現代VLSI 和EDA 技術在其中并沒有得到充分有效的應用。隨著現代電子信息技術的發(fā)展，PLD 在很多與B 型超聲成像或多普勒超聲成像有關的領域都得到了較好的應用，例如數字通信和相控雷達領域。 在研究現代超聲成像原理的基礎上，我們首先介紹了常見的數字超聲成像儀器的基本結構和模塊功能，同時也介紹了現代FPGA 和EDA 技術。隨后我們詳細分析討論了B 超中，全數字化波束合成器的關鍵技術和實現手段。我們設計實現了片內高速異步FIFO 以降低采樣率，仿真結果表明資源使用合理且訪問時間很小。正交檢波方法既能給出灰度超聲成像所需要的回波的幅值信息，也能給出多普勒超聲成像所需要的回波的相移信息。我們設計實現了基于直接數字頻率合成原理的數控振蕩器，能夠給出一對幅值和相位較平衡的正交信號，且在FPGA 片內實現方案簡單廉價。數控振蕩器輸出波形的頻率可動態(tài)控制且精度較高，對于隨著超聲在人體組織深度上的穿透衰減，導致回波中心頻率下移的聲學物理現象，可視作將回波接收機的中心頻率同步動態(tài)變化進行補償。 還設計實現了B 型數字超聲診斷儀前端發(fā)射波束聚焦和掃描控制子系統。在單片FPGA 芯片內部設計實現了聚焦延時、脈寬和重復頻率可動態(tài)控制的發(fā)射驅動脈沖產生器、線掃控制、探頭激勵控制、功能碼存儲等功能模塊，功能仿真和時序分析結果表明該子系統為設計實現高速度、高精度、高集成度的全數字化超聲診斷設備打下了良好的基礎，將加快其研發(fā)和制造進程，為生物醫(yī)學電子、醫(yī)療設備和超聲診斷等方面帶來新思路。
標簽： 全數字 中的應用 超聲診斷儀
上傳用戶：tonyshao
研究以MCS-96系列80C196KB單片機為基礎，結合外圍器件來實現對可控硅三相全控橋的觸發(fā)控制。采用鎖相環(huán)技術及過零觸發(fā)的方法，實現觸發(fā)脈沖與電源信號（線電壓）的同步，提高了觸發(fā)器的抗干擾能力，
標簽： 單片機控制 三相全控橋 可控硅 整流
上傳用戶：fredguo
基于FPGA的全數字控制系統設計基于FPGA的全數字控制系統設計
標簽： FPGA 全數字 控制系統設計
上傳用戶：dct灬fdc
很全的電子元器件基礎知識講義 很全的電子元器件基礎知識講義 很全的電子元器件基礎知識講義
標簽： 電子元器件 基礎知識 講義
上傳時間： 2013-05-28
上傳用戶：
·現在國內網站上流行的USB及RS232接口的PIC全系列編程器.
標簽： nbsp Programmer PIC Serial
上傳時間： 2013-06-22
上傳用戶：thh29
· 摘要： 研究了以全橋變換器作為主電路拓撲、以TMS320LF240x系列DSP作主控芯片、以移相控制方式作為控制方案的移相全橋軟開關DC-DC變換器.由DSP發(fā)出移相控制信號并經芯片IR2110驅動放大,在移相驅動信號的控制下可以實現全橋變換器主功率開關的ZVS.進行了系統軟件和硬件的設計,并安裝了實驗樣機,實驗結果表明設計方案正確,軟開關效果良好.
標簽： DSP 移相全橋 變換器
上傳時間： 2013-07-25
上傳用戶：mikesering
蟲蟲下載站版權所有 京ICP備2021023401號-1
