本文對基于ARM的可編程控制器進行了研究。本文研制的可編程控制器配置簡單,擴展方便,抗干擾能力強,可靠性高。能夠采集4~20mA/0~5V的模擬量以及12路開關量;輸出1路-10~+10V、4路0~5V與2路0~20mA的模擬量以及8路開關量;能夠采集6路溫度信號:可以應用于開關量的邏輯控制;能實現簡單的PID控制:并配有RS232串行通信接口以及CAN總線通信接口,能滿足基本工業控制的要求。
上傳時間: 2013-04-24
上傳用戶:LSPSL
數字攝影的興起不可避免地引起了數碼相框的發展,因為僅有不到35%的數碼照片被打印。數碼相框的基本原理就是采用普通相框的造型,把原來相框中間的照片部分換成液晶顯示屏,配上電源,存儲介質等,使得同一個相框內可以循環播放照片,比普通相框的單一顯示功能更有優勢。從2007年開始,數碼相框的市場關注度開始激增。在2008年,數碼相框市場呈現高速發展的態勢,具有極高的潛在市場價值。 本論文以此為出發點,進行數碼相框軟件的開發研究工作。作為一款嵌入式產品,核心部件CPU采用了性能價格比、性能功耗比都很高的ARM架構處理器之中的一款——三星S3C2440A,顯示器采用了支持雙精度掃描的液晶顯示屏。軟件方面,Bootloader采用較為成熟的u-boot-1.1.4,Linux內核的版本為2.6.12,系統命令集由busybox構成。利用ARM處理器對Linux系統良好的移植性、自帶的LCD控制器、音頻控制器、SD與USB控制器的特點,進行圖像顯示、音頻播放與文件管理。對于目前大部分數碼相框在圖片瀏覽和文件管理功能上的不足,本設計的圖像顯示功能充分利用了觸摸屏功能,實現了圖像的觸摸式移動,使用戶可以自由的觀看放大后的圖像;文件管理功能則設計成了類似windows的文件瀏覽器,不僅具有豐富的文件管理功能,而且使習慣了windows的廣大用戶可以很快的熟悉此功能,并為將來升級為下一代的細分產品——數碼相冊做好準備。 本設計的核心是基于ARM平臺的系統移植與基于QT的應用程序設計。首先根據系統的總體設計思路選擇合適的硬件組合;然后在此基礎上進行u-boot的移植,嵌入式Linux的移植,QT Embedded/Qtopia的移植,以及最后QT圖形界面的設計。
上傳時間: 2013-04-24
上傳用戶:rockjablew
近年來,伴隨著PC及微處理器的迅速發展、軟件資源的豐富,嵌入式系統成為研究與應用的熱點。嵌入式系統是一種面向具體應用的將底層硬件、實時操作系統和應用軟件相結合的專用計算機系統。其廣泛應用于控制領域、消費電子產品等行業,己成為現代電子領域的重要研究方向之一。 本文結合課題實際需要與當前的控制器發展趨勢,構建和開發基于ARM和μC/OS-Ⅱ實時操作系統的嵌入式通用控制器應用平臺.在分析ARM內核處理器的基礎上,自主開發以PHILIPS公司LPC2880芯片為核心的嵌入式通用控制器的硬件平臺。根據嵌入式控制器的實際應用要求設計了相應的應用模塊,主要包括:串口模塊、存儲器擴展模塊、液晶顯示和鍵盤模塊等。并完成了各個功能模塊的接口函數,創建了應用函數庫,為后面的代碼應用和移植提供了方便。在對電機驅動控制原理的學習掌握基礎上,開發出基于L297/L298芯片的步進電機驅動器及基于LMD18200芯片的伺服電機驅動器。為實現控制器與PC機的通訊,確定了USB2.0通訊接口作為主要通訊方式,詳細分析了通用串行總線的軟硬件特點,根據LPC2880芯片特點實現嵌入式USB主機模式的通訊方式,并給出了它和主控制器的連線原理圖以及USB主機的系統軟件框架。 嵌入式實時操作系統是嵌入式系統應用軟件開發的支撐平臺,通過對現在常用的幾種嵌入式操作系統的綜合比較,選擇μC/OS-Ⅱ作為本系統的RTOS。詳細分析了μC/OS-Ⅱ內核工作原理,改進了中斷和時鐘處理的不足。成功的將μC/OS-Ⅱ系統移植到ARM微處理器中,并通過相應的開發工具,對移植系統進行模擬調試和功能測試。結果表明,設計的嵌入式通用控制器平臺基本達到預期目標.
上傳時間: 2013-04-24
上傳用戶:天涯
本文以電子不停車收費系統課題為背景,設計并實現了基于FPGA的π/4-DOPSK全數字中頻發射機和接收機。π/4-DQPSK廣泛應用于移動通信和衛星通信中,具有頻帶利用率高、頻譜特性好、抗衰落性能強的特點。 近年來現場可編程門陣列(FPGA)器件在芯片邏輯規模和處理速度等方面性能的迅速提高,用硬件編程實現無線功能的軟件無線電技術在理論和實用化上都趨于成熟和完善,因此可以把數字調制,數字上/下變頻,數字解調在同一塊FPGA上實現,即實現了中頻發射機和接收機一體化的片上可編程系統(SOPC,System On Programmabie Chip)。 本文首先根據指標要求對數字收發機方案進行設計,確定了適合不停車收費系統的全數字發射機和接收機的結構,接著根據π/4-DQPSK發射機和接收機的理論,設計并實現了基于FPGA的成形濾波器SRRC、半帶濾波器HB和定時算法并給出性能分析,最后給出硬件測試平臺上結果和測試結果分析。
上傳時間: 2013-07-18
上傳用戶:saharawalker
自適應天線技術、擴頻技術是提高通信系統抗干擾能力的有效手段.本課題短波電臺擴頻-自適應天線抗干擾系統的目的是將自適應天線技術與擴頻技術結合起來,使短波通信系統具有對抗各種干擾的性能,保證在惡劣的電磁環境中實現正常通信.本文主要工作如下:·研究了強干擾環境下的PN碼同步,給出了設計中關鍵指標的選取原則;·分析了參考信號提取的原理,提出了適合于本課題的設計方案;·給出了擴頻偽隨機碼PN1、導引信號偽隨機碼PN2的選取方法;·基于FPGA,給出了系統設計中PN碼同步,參考信號提取的具體實現.
上傳時間: 2013-04-24
上傳用戶:zzbbqq99n
本文對基于DSP和FPGA運動控制器的設計進行了研究。主要內容如下: (1)深入研究國內外運動控制技術的發展現狀和前景。 (2)規劃運動控制器的硬件和軟件整體研發方案。 (3)對運動控制器的各個功能模塊進行硬件設計。 (4)對運動控制算法和數字濾波算法進行設計,編寫控制軟件。 (5)對運動控制系統的性能進行分析和訪真,調節控制器參數,使運動控制系統具有較好的靜態特性和動態特性。 (6)構建實驗系統,編寫人機界面軟件,驗證運動控制器的性能。
上傳時間: 2013-06-13
上傳用戶:haobin315
自90年代以來,LED顯示屏的設計制造和應用水平得到日益提高,LED顯示屏經歷了從單色、雙色圖文顯示屏,到圖像顯示屏,一直到今天的全彩色視頻顯示屏的發展過程。在此發展過程中,無論在器件的性能(超高亮度LED顯示屏及藍色發光二極管等)和系統組成(計算機化的全動態顯示系統)等方面都取得了長足的進步。 LED顯示屏相比與其它的平板顯示器,有其獨特的優越性,比如:可靠性高、使用壽命長、環境適應能力強、性價比高且成本低等特點,且隨著全彩屏顯示技術的日益完善,使得LED顯示屏在許多場合得到廣泛的應用。 本文詳細介紹了利用DVI接口作為視頻LED顯示屏數據源,利用查表的方法實現伽瑪矯正的實現方案和實現4096級灰度的LED視頻顯示屏控制系統的設計原理。通過對等長時間實現4096級灰度方案的分析,得到此方案在系統速度和顯示屏的亮度上存在的局限,提出采用變長時間和消影時間相結合的方案實現4096級灰度的方案及實現,這是在提高硬件成本以獲得成本,速度和亮度的折中。在此基礎上,提出了用脈沖打散輸出的方法改善LED顯示屏顯示效果,并探討了低幀頻無閃爍LED全彩屏的實現方法;對一些可以提高LED顯示屏系統技術的新技術展開討論,為今后的動態全彩色LED顯示屏具體實現打下堅實的理論基礎。
上傳時間: 2013-04-24
上傳用戶:793212294
傳統PLC使用時會出現一些問題,如程序死循環、程序跑飛、需要龐大的編譯系統作支持和不能實現精確位置控制等等;而發展到OPENPLC后,這些問題依然存在。為了更好地解決這些問題,本文提出一種全新的可編程控制器現場集成技術,用FPGA來實現PLC的功能,拋棄傳統PLC“程序”的概念,以“硬件線路”來實現控制功能,不論在經濟上還是在性能上都具有更大的優勢。 本課題在對國內外可編程控制器,重點是HardPLC的開發和應用的進展進行概述和分析的基礎上,系統開展了HardPLC組成模塊原理及其仿真模擬的研究。本研究的主要貢獻為: 1.對比分析了CPLD和FPGA的性能特點,闡明了Xilinx公司FPGA芯片結構的兩個創新概念,指出了其優越性能的結構基礎; 2.系統分析了用HardPLC實現控制系統時的一些通用模塊,對每個模塊的工作原理進行了深入的探討,用VHDL語言建立了每個模塊的模型,在此基礎上進行了仿真、綜合,為進一步研究可編程控制器的現場集成奠定了基礎; 3.在仿真綜合的基礎上,用所建立的模型完成了特定邏輯控制系統的控制要求,充分展示了其實際應用的可行性; 4.在分析Xilinx公司SPARTANII系列FPGA芯片配置模式的基礎上,確定了應用于實際的基于CPLD控制的FPGA芯片SlaveParallel配置模式。 本課題研究建立的模型對于開發具有我國自主知識產權的HardPLC組成IP庫具有一定的理論意義;對特定系統的控制實現,充分展示了基于FPGA的可編程控制器現場集成技術可以廣泛應用于工控領域,加大推廣力度和建立更多的IP庫,在許多應用場合可以取代傳統的PLC控制系統,為工控領域提供高可靠、低價格、簡單易操作的解決方案,這將帶來巨大的社會經濟效益;所確定的FPGA芯片配置模式可廣泛應用于對FPGA芯片配置數據的加載,在實踐生產中具有重要的實用價值。
上傳時間: 2013-05-30
上傳用戶:dtvboyy
激光測距技術被廣泛應用于現代工業測量、航空與大地的測量、國防及通信等諸多領域。本文從已獲得廣泛應用的脈沖激光測距技術入手,重點分析了近年提出的自觸發脈沖激光測距技術(STPLR)特別是其中的雙自觸發脈沖激光測距技術(BSTPLR),通過分析發現其核心部件之一就是用于測量激光脈沖飛行時間(周期)的高精度高速計數器,而目前一般的方式是采用昂貴的進口高速計數器或專用集成電路(ASIC)來完成,這使得激光測距儀在研發、系統的改造升級和自主知識產權保護等諸多方面受到制約,同時在其整體性能上特別是在集成化、小型化和高可靠性方面帶來阻礙。為此,本文研究了采用現場可編程門陣列(FPGA)來實現脈沖激光測距中的高精度高速計數及其他相關功能,基本解決了以上存在的問題。 論文通過對雙自觸發脈沖激光測距的主要技術要求和技術指標進行分析,對其中的信號處理單元采用了FPGA+單片機的設計形式。由FPGA主控芯片(EPF10K20TC144-4)作為周期測量模塊,在整個測距系統中是信號處理的核心部件,借助其用戶可編程特性及很高的內部時鐘頻率,設計了專用于BSTPLR的高速高精度計數芯片,負責對測距信號產生電路中的時刻鑒別電路輸出信號進行計數。數據處理模塊則主要由單片機(AT89C51)來實現。系統可以通過鍵盤預置門控信號的寬度以均衡測量的精度和速度,測量結果采用7位LED數碼管顯示。本設計在近距離(大尺寸)范圍內實驗測試時基本滿足設計要求。
上傳時間: 2013-04-24
上傳用戶:dapangxie
本文提出了一種高速Viterbi譯碼器的FPGA實現方案。這種Viterbi譯碼器的設計方案既可以制成高性能的單片差錯控制器,也可以集成到大規模ASIC通信芯片中,作為全數字接收的一部分。 本文所設計的Viterbi譯碼器采用了基四算法,與基二算法相比,其譯碼速率在理論上約提升一倍。加一比一選單元是Viterbi譯碼器最主要的瓶頸所在,本文在加一比一選模塊中采用了全并行結構的設計方法,這種方法雖然增加了硬件的使用面積,卻有效的提高了譯碼器的速率。在幸存路徑管理部分采用了兩路并行回溯的設計方法,與寄存器交換法相比,回溯算法更適用于FPGA開發設計。為了提高譯碼性能,減小譯碼差錯,本文采用較大譯碼深度的回溯算法以保證幸存路徑進行合并。實現了基于FPGA的誤碼測試儀,在FPGA內部完成誤碼驗證和誤碼計數的工作。 與基于軟件實現譯碼過程的DSP芯片不同,FPGA芯片完全采用硬件平臺對Viterbi譯碼器加以實現,這使譯碼速率得到很大的提升。針對于具體的FPGA硬件實現,本文采用了硬件描述語言VHDL來完成設計。通過對譯碼器的綜合仿真和FPGA實現驗證了該方案的可行性。譯碼器的最高譯碼輸出速率可以達到60Mbps。
上傳時間: 2013-04-24
上傳用戶:181992417