亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專輯| 精品軟件
登錄| 注冊(cè)

八位數(shù)碼管顯示模塊

  • 簡(jiǎn)單的8位AD采樣

    簡(jiǎn)單的8位AD采樣,轉(zhuǎn)化為數(shù)碼管顯示,本程序主要是教會(huì)初學(xué)者使用AD,高位AD需要自己開(kāi)發(fā)

    標(biāo)簽: 8位 采樣

    上傳時(shí)間: 2017-08-14

    上傳用戶:邶刖

  • 密碼鎖程序,可以設(shè)置四位密碼

    密碼鎖程序,可以設(shè)置四位密碼,用數(shù)碼管顯示

    標(biāo)簽: 密碼鎖 密碼 程序

    上傳時(shí)間: 2013-12-25

    上傳用戶:洛木卓

  • TLC549串行模數(shù)轉(zhuǎn)換

    TLC549串行模數(shù)轉(zhuǎn)換,將轉(zhuǎn)換后的數(shù)據(jù)通過(guò)I2C 7290驅(qū)動(dòng)數(shù)碼管輸出。 采用keil 開(kāi)發(fā),用匯編語(yǔ)言寫(xiě)的程序;

    標(biāo)簽: TLC 549 串行 模數(shù)轉(zhuǎn)換

    上傳時(shí)間: 2017-09-03

    上傳用戶:cjl42111

  • 本項(xiàng)目將一組128位主密鑰0123456789abcdeffedcba9876543210(16進(jìn)制)通過(guò)4輪密鑰擴(kuò)展

    本項(xiàng)目將一組128位主密鑰0123456789abcdeffedcba9876543210(16進(jìn)制)通過(guò)4輪密鑰擴(kuò)展,獲得前4輪子密鑰,4輪子密鑰再通過(guò)數(shù)碼管分8批按16進(jìn)制循環(huán)顯示,該4輪子密鑰理論值應(yīng)為: f12186f9 41662b61 5a6ab19a 7ba92077. 所以8批數(shù)碼顯示數(shù)據(jù)應(yīng)為: 86f9 f121 2b61 4166 b19a 5a6a 2077 7ba9.

    標(biāo)簽: abcdeffedcba 0123456789 9876543210 128

    上傳時(shí)間: 2017-09-19

    上傳用戶:rocwangdp

  • 關(guān)於組合數(shù)學(xué)及離散數(shù)學(xué)的題目

    關(guān)於組合數(shù)學(xué)及離散數(shù)學(xué)的題目,有g(shù)ary碼、分割方式、排列方式、組合方式

    標(biāo)簽:

    上傳時(shí)間: 2014-08-24

    上傳用戶:lizhen9880

  • 接口如下所示:clk:時(shí)鐘輸入端

    接口如下所示:clk:時(shí)鐘輸入端,此信號(hào)是串行掃描的同步信號(hào); data_control[7..0]:8個(gè)分別控制數(shù)碼管顯示的輸入信號(hào); led_addr[7..0]:對(duì)8個(gè)數(shù)碼管進(jìn)行串行掃描的輸出控制信號(hào); seg7_data[6..0]驅(qū)動(dòng)7段數(shù)碼管各顯示段的輸出信號(hào);

    標(biāo)簽: clk 接口 時(shí)鐘 輸入端

    上傳時(shí)間: 2014-01-07

    上傳用戶:qq21508895

  • 點(diǎn)陣?yán)尽!ex

    用于仿真進(jìn)入(由于使用的IN0通道,所以ADDA,ADDB,ADDC均接低電平),經(jīng)過(guò)模/數(shù)轉(zhuǎn)換后,產(chǎn)生相應(yīng)的數(shù)字量經(jīng)過(guò)其輸出通道D0-D7傳送給AT89C51芯片的P1口,AT89C51負(fù)責(zé)把接收到的數(shù)字量經(jīng)過(guò)數(shù)據(jù)處理,產(chǎn)生正確的7段數(shù)碼管的顯示段碼傳送給四位LED,同時(shí)它還通過(guò)其四位I/O口P2.0、P2.1、P2.2、P2.3產(chǎn)生位選信號(hào)控制數(shù)碼管的亮滅。此外,AT89C51還控制ADC0808的工作。其中,單片機(jī)AT89C51通過(guò)定時(shí)器中斷從P2.4輸出方波,接到ADC0808的CLOCK,P2.6發(fā)正脈沖啟動(dòng)A/D轉(zhuǎn)換,P2.5檢測(cè)A/D轉(zhuǎn)換是否完成,轉(zhuǎn)換完成后,P2.7置高從P1口讀取轉(zhuǎn)換結(jié)果送給LED顯示出來(lái)[3]。簡(jiǎn)易數(shù)字直流電壓表的硬件電路已經(jīng)設(shè)計(jì)完成,就可以選取相應(yīng)的芯片和元器件,利用Proteus軟件繪制出硬件的原理,并仔細(xì)地檢查修改,直至形成完善的硬件原理圖。但要真正實(shí)現(xiàn)電路對(duì)電壓的測(cè)量和顯示功能,還需要有相應(yīng)的軟件配合,才能達(dá)到設(shè)計(jì)要求。

    標(biāo)簽: 程序

    上傳時(shí)間: 2015-02-27

    上傳用戶:dpseternal

  • 直流穩(wěn)壓電源

    此電路的工作原理是:+5V模擬電壓信號(hào)通過(guò)變阻器VR1分壓后由ADC08008的IN0通道進(jìn)入(由于使用的IN0通道,所以ADDA,ADDB,ADDC均接低電平),經(jīng)過(guò)模/數(shù)轉(zhuǎn)換后,產(chǎn)生相應(yīng)的數(shù)字量經(jīng)過(guò)其輸出通道D0-D7傳送給AT89C51芯片的P1口,AT89C51負(fù)責(zé)把接收到的數(shù)字量經(jīng)過(guò)數(shù)據(jù)處理,產(chǎn)生正確的7段數(shù)碼管的顯示段碼傳送給四位LED,同時(shí)它還通過(guò)其四位I/O口P2.0、P2.1、P2.2、P2.3產(chǎn)生位選信號(hào)控制數(shù)碼管的亮滅。此外,AT89C51還控制ADC0808的工作。其中,單片機(jī)AT89C51通過(guò)定時(shí)器中斷從P2.4輸出方波,接到ADC0808的CLOCK,P2.6發(fā)正脈沖啟動(dòng)A/D轉(zhuǎn)換,P2.5檢測(cè)A/D轉(zhuǎn)換是否完成,轉(zhuǎn)換完成后,P2.7置高從P1口讀取轉(zhuǎn)換結(jié)果送給LED顯示出來(lái)[3]。簡(jiǎn)易數(shù)字直流電壓表的硬件電路已經(jīng)設(shè)計(jì)完成,就可以選取相應(yīng)的芯片和元器件,利用Proteus軟件繪制出硬件的原理,并仔細(xì)地檢查修改,直至形成完善的硬件原理圖。但要真正實(shí)現(xiàn)電路對(duì)電壓的測(cè)量和顯示功能,還需要有相應(yīng)的軟件配合,才能達(dá)到設(shè)計(jì)要求

    標(biāo)簽: 電源設(shè)計(jì)

    上傳時(shí)間: 2015-02-27

    上傳用戶:dpseternal

  • 高級(jí)FPGA教學(xué)實(shí)驗(yàn)指導(dǎo)書(shū)-邏輯設(shè)計(jì)

    第一章、ALTERA QUATUSII 5.0 使用介紹...................................... 3 1. 概述.................................................................. 3 2. QUATUSII 設(shè)計(jì)過(guò)程..................................................... 5 2.1. 建立工程.......................................................... 5 2.2. 建立設(shè)計(jì).......................................................... 6 2.2.1 使用QUATUSII BLOCK EDITOR 建立原理圖文件.............................. 7 2.2、2 使用 QUARTUS II TEXT EDITOR .......................................... 8 2.2.3 使用 VERILOG HDL、VHDL 與 AHDL ...................................... 9 3. 編譯綜合設(shè)計(jì).......................................................... 9 4. 仿真工程............................................................. 11 5. 分配設(shè)備與管腳....................................................... 12 6. 程序下載............................................................. 15 7. 調(diào)試與軟件邏輯分析儀的使用........................................... 16 7.1. 設(shè)置和運(yùn)行 SIGNALTAP II 邏輯分析器................................. 17 7.2. 設(shè)置觸發(fā)器: ..................................................... 18 第二章 FPGA 試驗(yàn)平臺(tái)介紹................................................. 19 1 簡(jiǎn)介................................................................... 19 2 主要的器件和特性....................................................... 19 3 LED,撥碼開(kāi)關(guān)和按鍵................................................... 21 3.1 十二個(gè)發(fā)光二極管(LED)七段數(shù)碼顯示器.............................. 21 3.2 四位撥碼開(kāi)關(guān)和兩個(gè)功能按鍵......................................... 24 4 RS-232 串口............................................................ 24 5 PS/2 鼠標(biāo)、鍵盤接口.................................................... 26 6 VGA 接口.............................................................. 26 7 USB1.1 接口........................................................... 26 8 LCD 接口.............................................................. 27 9 高速,異步SRAM ....................................................... 27 10 高速,同步SDRAM ...................................................... 33 11 大容量,快速FLASH .................................................... 35 12 USB2.0 芯片接口....................................................... 38 13 編程和調(diào)試接口....................................................... 39 14 時(shí)鐘源............................................................... 39 15 電源方案............................................................. 41 16 復(fù)位電路............................................................. 42 17 擴(kuò)展板接口........................................................... 42 第三章 數(shù)字電路與數(shù)字系統(tǒng)試驗(yàn)........................................... 45 第一部分 基礎(chǔ)試驗(yàn)....................................................... 45 實(shí)驗(yàn)一 3/8 譯碼器....................................................... 45 實(shí)驗(yàn)二 分頻器........................................................... 47 實(shí)驗(yàn)三 BCD 七段顯示譯碼器實(shí)驗(yàn)............................................ 47 實(shí)驗(yàn)四 模擬74LS160 計(jì)數(shù)器實(shí)驗(yàn)........................................... 50 實(shí)驗(yàn)五 交通燈控制器..................................................... 51 實(shí)驗(yàn)六 乒乓球游戲機(jī)..................................................... 52 試驗(yàn)七 掃描數(shù)碼顯示器................................................... 54 試驗(yàn)八 頻率計(jì)........................................................... 56 第二部分 接口控制器試驗(yàn)................................................. 58 試驗(yàn)九 RS-232 串口控制器................................................. 58 試驗(yàn)十 LCD 顯示試驗(yàn)...................................................... 60 試驗(yàn)十一 VGA 控制輸出試驗(yàn)............................................... 64 試驗(yàn)十二 PS/2 鍵盤控制器試驗(yàn)............................................ 66 試驗(yàn)十三 接口互連試驗(yàn)................................................... 69

    標(biāo)簽: FPGA

    上傳時(shí)間: 2015-10-08

    上傳用戶:shzweh1234

  • 一位加法器

    題目:一位加法器的設(shè)計(jì) 試實(shí)現(xiàn)一個(gè)十進(jìn)制的1位數(shù)加法器,其中十進(jìn)制數(shù)編碼為8421碼。十進(jìn)制數(shù)加法可首先轉(zhuǎn)換為二進(jìn)制加法來(lái)執(zhí)行。然后,若得到的和大于9,則產(chǎn)生一個(gè)進(jìn)位值,并在得到的和值上加6(這是用來(lái)補(bǔ)足未使用的六種輸入組合)。 要求:(1)利用基本邏輯門電路和編碼器,譯碼器及計(jì)數(shù)器完成電路; (2)用LED管顯示。

    標(biāo)簽: 加法器

    上傳時(shí)間: 2017-05-09

    上傳用戶:明天明天明天

主站蜘蛛池模板: 扎鲁特旗| 黄石市| 城市| 平武县| 甘洛县| 和顺县| 贺兰县| 宁武县| 冕宁县| 莲花县| 稻城县| 乡城县| 当涂县| 阳谷县| 忻城县| 贡嘎县| 新泰市| 原平市| 体育| 兴海县| 临猗县| 浦江县| 安顺市| 洛隆县| 通化县| 锦州市| 龙州县| 巴塘县| 安丘市| 阆中市| 屏东市| 揭东县| 手机| 方山县| 宜川县| 三台县| 原平市| 宾阳县| 昌黎县| 屏东县| 辉南县|