Boost C++ Libraries Free peer-reviewed portable C++ source libraries Boost C++ Libraries 基本上是一個(gè)免費(fèi)的 C++ 的跨平臺(tái)函式庫(kù)集合，基本上應(yīng)該可以把它視為 C++ STL 的功能再延伸；他最大的特色在於他是一個(gè)經(jīng)過「同行評(píng)審」（peer review，可參考維基百科）、開放原始碼的函式庫(kù)，而且有許多 Boost 的函式庫(kù)是由 C++ 標(biāo)準(zhǔn)委員會(huì)的人開發(fā)的，同時(shí)部分函式庫(kù)的功能也已經(jīng)成為 C++ TR1 (Technical Report 1，參考維基百科)、TR2、或是 C++ 0x 的標(biāo)準(zhǔn)了。 它的官方網(wǎng)站是：http://www.boost.org/，包含了 104 個(gè)不同的 library；由於他提供的函式庫(kù)非常地多，的內(nèi)容也非常地多元，根據(jù)官方的分類，大致上可以分為下面這二十類： 字串和文字處理（String and text processing） 容器（Containers） Iterators 演算法（Algorithms） Function objects and higher-order programming 泛型（Generic Programming） Template Metaprogramming Preprocessor Metaprogramming Concurrent Programming 數(shù)學(xué)與數(shù)字（Math and numerics） 正確性與測(cè)試（Correctness and testing） 資料結(jié)構(gòu)（Data structures） 影像處理（Image processing） 輸入、輸出（Input/Output） Inter-language support 記憶體（Memory） 語法分析（Parsing） 程式介面（Programming Interfaces） 其他雜項(xiàng) Broken compiler workarounds 其中每一個(gè)分類，又都包含了一個(gè)或多個(gè)函式庫(kù)，可以說是功能相當(dāng)豐富。
標(biāo)簽： Boost C++ Libraries
上傳時(shí)間： 2015-05-15
上傳用戶：fangfeng
在數(shù)學(xué)優(yōu)化中，Rosenbrock函數(shù)是一個(gè)用來測(cè)試優(yōu)化算法性能的非凸函數(shù)，由Howard Harry Rosenbrock在1960年提出。也稱為Rosenbrock山谷或Rosenbrock香蕉函數(shù)，也簡(jiǎn)稱為香蕉函數(shù)。
標(biāo)簽： Rosenbrock 優(yōu)化 函數(shù)
上傳時(shí)間： 2015-06-15
上傳用戶：15755425737
計(jì)算機(jī)圖形學(xué)實(shí)現(xiàn)立方體動(dòng)態(tài)隱線算法，實(shí)現(xiàn)凸多面體的旋轉(zhuǎn)平移及隱線算法。
標(biāo)簽： 計(jì)算機(jī)圖形學(xué)
上傳時(shí)間： 2015-12-07
上傳用戶：cqinxuan
選Activate Product 然後下一步 進(jìn)到了註冊(cè)畫面 將註冊(cè)機(jī)打開選擇Aster V7 2x 按Get Num產(chǎn)生註冊(cè)碼 將註冊(cè)碼複製到Aster的註冊(cè)畫面上,按下面的"其它" 將硬體代碼複製 將硬體代碼貼上註冊(cè)機(jī)上的Hardware ID後,按Get Key產(chǎn)生啟動(dòng)碼後複製到註冊(cè)畫面的最下方.按下一步即可啟動(dòng)
標(biāo)簽： aster 注冊(cè)機(jī)
上傳時(shí)間： 2016-08-22
上傳用戶：921005047
We consider the problem of target localization by a network of passive sensors. When an unknown target emits an acoustic or a radio signal, its position can be localized with multiple sensors using the time difference of arrival (TDOA) information. In this paper, we consider the maximum likelihood formulation of this target localization problem and provide efficient convex relaxations for this nonconvex optimization problem.We also propose a formulation for robust target localization in the presence of sensor location errors. Two Cramer-Rao bounds are derived corresponding to situations with and without sensor node location errors. Simulation results confirm the efficiency and superior performance of the convex relaxation approach as compared to the existing least squares based approach when large sensor node location errors are present.
標(biāo)簽： 傳感器網(wǎng)絡(luò)
上傳時(shí)間： 2016-11-27
上傳用戶：xxmluo
外觀檢查要求 1.清楚線包縫隙中夾帶的錫珠、錫渣以及其它雜物。 2.不能刮傷針腳，不能傷線、斷線。 3.焊點(diǎn)不可超出骨架凸點(diǎn)，漏焊`虛焊。 4.套管、線圈以及骨架不可破損。 5.出入線腳位、槽位正確。 6.銅線不能外露，線包膠帶不能卷邊；翹起超過磁芯覆蓋范圍內(nèi)。
標(biāo)簽： 變壓器
上傳時(shí)間： 2018-05-06
上傳用戶：JUN芠冀給
求解數(shù)值不穩(wěn)定, 故考慮將它轉(zhuǎn)化為一個(gè)嚴(yán)格凸二次規(guī)劃問題.
上傳時(shí)間： 2019-11-20
上傳用戶：liudongleiliu
內(nèi)容簡(jiǎn)介 介紹了一般微處押器核鮒設(shè)計(jì)原理、基于微處邦器核的SoC設(shè)計(jì)的其本機(jī)念甜方法,通過對(duì)ARM系列處理器核和 CPU核的詳小描述,說明微處理器及外接口的設(shè)計(jì)原理和方法。同時(shí)也綜述了ARM系列她理器核和最新ARM核的 研發(fā)戰(zhàn)果以政ARM和Thmb踹積模型,對(duì)SC設(shè)計(jì)中涉及到的行儲(chǔ)器層次、 Cache存儲(chǔ)器管誣、片上總線片|:調(diào)和 產(chǎn)品測(cè)試等主要間黥進(jìn)行了論述。在此基礎(chǔ)上給出了幾個(gè)基于ARM核的SoC嵌人式應(yīng)用的實(shí)例。最后對(duì)基于異步設(shè)計(jì) 的ARM核 AMCLET及異步SUC子系統(tǒng) AMUlET3打的研究進(jìn)行了介紹 木書的特點(diǎn)是將基于ARM微處理器核的SC設(shè)計(jì)和實(shí)際恢人式系統(tǒng)的應(yīng)用集成于一體,對(duì)于基于ARM核的S設(shè)計(jì) 和嵌λ式系統(tǒng)開發(fā)者來說是一本很好的參考手冊(cè)。可用作計(jì)算機(jī)科學(xué)拉術(shù)與應(yīng)用電氣T程、電∫科學(xué)與技術(shù)專業(yè)科牛及碩 研究生的教材,也可作為從事集成電路設(shè)計(jì)的[程技術(shù)人員、于ARM的嵌入式系統(tǒng)應(yīng)用開發(fā)技術(shù)入員的參考書。
上傳時(shí)間： 2020-04-02
上傳用戶：hongpixiaozhu
在互補(bǔ)式金氧半(CMOS)積體電路中，隨著量產(chǎn)製程的演進(jìn)，元件的尺寸已縮減到深次微 米(deep-submicron)階段，以增進(jìn)積體電路(IC)的性能及運(yùn)算速度，以及降低每顆晶片的製造 成本。但隨著元件尺寸的縮減，卻出現(xiàn)一些可靠度的問題。 在次微米技術(shù)中，為了克服所謂熱載子(Hot-Carrier)問題而發(fā)展出 LDD(Lightly-Doped Drain) 製程與結(jié)構(gòu); 為了降低 CMOS 元件汲極(drain)與源極(source)的寄生電阻(sheet resistance) Rs 與 Rd，而發(fā)展出 Silicide 製程; 為了降低 CMOS 元件閘級(jí)的寄生電阻 Rg，而發(fā)展出 Polycide 製 程 ; 在更進(jìn)步的製程中把 Silicide 與 Polycide 一起製造，而發(fā)展出所謂 Salicide 製程
標(biāo)簽： Protection CMOS ESD ICs in
上傳時(shí)間： 2020-06-05
上傳用戶：shancjb
萬用表測(cè)量技巧用萬用表檢測(cè)彩色電視機(jī)開關(guān)電源
標(biāo)簽： 萬用表
上傳時(shí)間： 2021-11-27
上傳用戶：
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
