PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setuppadsstacks
標簽： layout design pcb 硬件工程師
上傳時間： 2013-11-17
上傳用戶：cjf0304
分析了示波器探頭的基本原理，結合仿真分析，說明在高頻電路測試中，示波器探頭的分布電容及輸入阻抗對測量數據的影響。
標簽： 示波器探頭 分布電容 測試 高頻
上傳時間： 2013-11-01
上傳用戶：yuhaihua_tony
HIi3511封裝和管腳分布
標簽： 3511 HIi 封裝 分布
上傳時間： 2013-11-12
上傳用戶：1159797854
memory 分布
標簽： 存儲器 分布
上傳用戶：123啊
生成球體表面均勻分布的點的程序
標簽： 表面 分布 程序
上傳時間： 2014-01-26
上傳用戶：2404
生成立方體內均勻分布的點的程序
標簽： 分布 程序
上傳時間： 2015-01-04
上傳用戶：lps11188
標準正態分布,小球墜落演示
標簽： 標準 分布 正
上傳時間： 2013-12-10
上傳用戶：hj_18
Grid數據顯示
標簽： Grid
上傳時間： 2015-01-09
上傳用戶：ikemada
魔陣的又一個實例。 你輸入一個素數，之後將會在相同的目錄下面 生成一個.txt文件，裏面有一個n*n的魔陣
標簽：
上傳時間： 2015-01-14
上傳用戶：weiwolkt
微軟亞洲研究院論文：大規模網絡中分布的距離估計
標簽： 微軟 大規模 分布 論文
上傳時間： 2014-01-17
上傳用戶：氣溫達上千萬的
蟲蟲下載站版權所有 京ICP備2021023401號-1
<option id="w8uyk"></option>
