差分跳頻(DFH)是集跳頻圖案、信息調(diào)制與解調(diào)于一體，是一個全面基于數(shù)字信號處理的全新概念的通信系統(tǒng)，其技術(shù)體制和原理與常規(guī)跳頻完全不同，較好地解決了數(shù)據(jù)速率和跟蹤干擾等問題，代表了當(dāng)前短波通信的一個重要發(fā)展方向。美國Sanders公司推出了名為CHESS的新型短波跳頻通信系統(tǒng)，并獲得了成功，但我國對該體制和技術(shù)的研究還處于初始階段，目前還不太成熟，離實際應(yīng)用還有一段距離。 本文主要基于FPGA芯片的基礎(chǔ)上對差分跳頻進行了研究，用FPGA來實現(xiàn)數(shù)字信號處理可以很好地解決并行性和速度問題，而且其靈活的可配置特性，使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測試及硬件升級。而且設(shè)計中盡量采用軟件無線電體系結(jié)構(gòu)，減少模擬環(huán)節(jié)，把數(shù)字化處理盡量靠近天線，從而建立一個通用、標(biāo)準(zhǔn)、模塊化的硬件平臺，用軟件編程來實現(xiàn)差分跳頻的各種功能，從基于硬件的設(shè)計方法中解放出來。 本文首先介紹了課題背景及研究的意義，闡述了目前差分跳頻中頻率合成跟頻率識別的實現(xiàn)方案。在頻率合成中，著重對DDS的相位截斷誤差及幅度量化誤差進行仿真，找出基于FPGA實現(xiàn)的最佳參數(shù)及改善方法。在頻率識別中，基于Xilinx公司提供FFT IP核，接收端中的位同步，頻率識別均在FFT的理論上進行設(shè)計。最后根據(jù)設(shè)計方案制作基于FPGA的電路板。 設(shè)計中跳頻圖案、直接數(shù)字頻率合成器、頻率識別、位同步、跳頻圖案恢復(fù)、線性調(diào)頻z變換等模塊均采用Verilog和VHDL兩種通用硬件描述語言進行設(shè)計，以便能夠在所有廠家的FPGA芯片中移植。
標(biāo)簽： 短波差分 跳頻通信
上傳時間： 2013-07-22
上傳用戶：yezhihao
【免費分享】電子設(shè)計1000例，不要分。。。
標(biāo)簽： 1000 分 電子設(shè)計
上傳時間： 2013-06-10
上傳用戶：moshushi0009
電子三分頻功放使用的喇叭保護電路,電子三分頻功放使用的喇叭保護電路.電子三分頻功放使用的喇叭保護電路;
標(biāo)簽： 電子 三分頻
上傳時間： 2013-06-18
上傳用戶：wang5829
·四槳碟形飛行器飛行控制系統(tǒng)研究 作者：彭軍橋 專業(yè)：機械電子工程 導(dǎo)師：陳慧寶 吳安德 學(xué)位：碩士 單位：上海大學(xué) 分類：V423.843 主題：四槳碟形飛行器 飛行控制系統(tǒng) 增穩(wěn)系統(tǒng) 旋翼 時間：2003年12月01日&n
標(biāo)簽： 飛行器 系統(tǒng)研究 飛行控制
上傳時間： 2013-05-31
上傳用戶：ljt101007
差分時鐘EMC設(shè)計標(biāo)準(zhǔn)電路，內(nèi)有電路圖，詳實！
標(biāo)簽： EMC 差分 時鐘 設(shè)計標(biāo)準(zhǔn)
上傳時間： 2013-04-24
上傳用戶：muyehuli
中文分詞，詞頻統(tǒng)計，綠色軟件很好用的軟件，解壓就可以用
標(biāo)簽： WordParser ROST 分 軟件
上傳時間： 2013-05-20
上傳用戶：cuicuicui
基于單片機的秒,分,時可調(diào)時鐘的設(shè)計相關(guān)程序 。有關(guān)始終的設(shè)計請進入http://www.21ic.com/app/ce/201209/141515.htm
標(biāo)簽： 單片機 分 時鐘
上傳時間： 2013-08-01
上傳用戶：leixinzhuo
用于FPGA的N+0.5分頻代碼，可以用來進行非整數(shù)分頻！
標(biāo)簽： FPGA 0.5 分頻 代碼
上傳時間： 2013-08-06
上傳用戶：weixiao99
VHDL語言的高頻時鐘分頻模塊。一種新的分頻器實現(xiàn)方法。
標(biāo)簽： VHDL 語言 分頻 模塊
上傳時間： 2013-08-10
上傳用戶：zxh122
工程中使用的一段資源管理vhdl程序,有簡單的分頻代碼等，希望能給你幫助
標(biāo)簽： vhdl 工程 分頻 代碼
上傳用戶：sxdtlqqjl
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
