中国成人亚色综合网站,久久er精品视频,亚洲精品欧美

分支器

廣電行業中分支器插入損耗的計算方法

廣電行業中分支器插入損耗的計算方法，在廣電網絡設計中使用。

標簽： 廣電 分支器 插入損耗計算方法

上傳時間： 2014-06-25

上傳用戶：dongbaobao
基于FPGA的Viterbi譯碼器設計與實現.rar

卷積碼是廣泛應用于衛星通信、無線通信等多種通信系統的信道編碼方式。Viterbi算法是卷積碼的最大似然譯碼算法，該算法譯碼性能好、速度快，并且硬件實現結構比較簡單，是最佳的卷積碼譯碼算法。隨著可編程邏輯技術的不斷發展，使用FPGA實現Viterbi譯碼器的設計方法逐漸成為主流。不同通信系統所選用的卷積碼不同，因此設計可重配置的Viterbi譯碼器，使其能夠滿足多種通信系統的應用需求，具有很重要的現實意義。本文設計了基于FPGA的高速Viterbi譯碼器。在對Viterbi譯碼算法深入研究的基礎上，重點研究了Viterbi譯碼器核心組成模塊的電路實現算法。本設計中分支度量計算模塊采用只計算可能的分支度量值的方法，節省了資源；加比選模塊使用全并行結構保證處理速度；幸存路徑管理模塊使用3指針偶算法的流水線結構，大大提高了譯碼速度。在Xilinx ISE8.2i環境下，用VHDL硬件描述語言編寫程序，實現(2，1，7)卷積碼的Viterbi譯碼器。在(2，1，7)卷積碼譯碼器基礎上，擴展了Viterbi譯碼器的通用性，使其能夠對不同的卷積碼譯碼。譯碼器根據不同的工作模式，可以對(2，1，7)、(2，1，9)、(3，1，7)和(3，1，9)四種廣泛運用的卷積碼譯碼，并且可以修改譯碼深度等改變譯碼器性能的參數。本文用Simulink搭建編譯碼系統的通信鏈路，生成測試Viterbi譯碼器所需的軟判決輸入。使用ModelSim SE6.0對各種模式的譯碼器進行全面仿真驗證，Xilinx ISE8.2i時序分析報告表明譯碼器布局布線后最高譯碼速度可達200MHz。在FPGA和DSP組成的硬件平臺上進一步測試譯碼器，譯碼器運行穩定可靠。最后，使用Simulink產生的數據對本文設計的Viterbi譯碼器的譯碼性能進行了分析，仿真結果表明，在同等條件下，本文設計的Viterbi譯碼器與Simulink中的Viterbi譯碼器模塊的譯碼性能相當。

標簽： Viterbi FPGA 譯碼器

上傳時間： 2013-06-24

上傳用戶：myworkpost
基于FPGA的RS255，223編解碼器的高速并行實現.rar

隨著信息時代的到來，用戶對數據保護和傳輸可靠性的要求也在不斷提高。由于信道衰落，信號經信道傳輸后，到達接收端不可避免地會受到干擾而出現信號失真。因此需要采用差錯控制技術來檢測和糾正由信道失真引起的信息傳輸錯誤。RS（Reed—Solomon）碼是差錯控制領域中一類重要的線性分組碼，由于它編解碼結構相對固定，性能強，不但可以糾正隨機差錯，而且對突發錯誤的糾錯能力也很強，被廣泛應用在數字通信、數據存儲系統中，以滿足對數據傳輸通道可靠性的要求。因此設計一款高性能的RS編解碼器不但具有很大的應用意義，而且具有相當大的經濟價值。本文首先介紹了線形分組碼及其子碼循環碼、BCH碼的基礎理論知識，重點介紹了BCH碼的重要分支RS碼的常用編解碼算法。由于其算法在有限域上進行，接著介紹了有限域的有關理論。基于RS碼傳統的單倍結構，本文提出了一種八倍并行編碼及九倍并行解碼方案，并用Verilog HDL語言實現。其中編碼器基于傳統的線性反饋移位寄存器除法電路并進行八倍并行擴展，譯碼器關鍵方程求解模塊基于修正的歐幾里德算法設計了一種便于硬件實現的脈動關鍵方程求解結構，其他模塊均采用九倍并行實現。由于進行了超前運算、流水線及并行處理，使編解碼的數據吞吐量大為提高，同時延時更小。本論文設計了C++仿真平臺，并與HDL代碼結果進行了對比驗證。Verilog HDL代碼經過modelsim仿真驗證，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上進行綜合驗證以及靜態時序分析，綜合軟件為QUATURSⅡ V8．0。驗證及測試表明，本設計在滿足編解碼基本功能的基礎上，能夠實現數據的高吞吐量和低延時傳輸，達到性能指標要求。本論文在基于FPGA的RS（255，223）編解碼器的高速并行實現方面的研究成果，具有通用性、可移植性，有一定的理論及經濟價值。

標簽： FPGA 255 223

上傳時間： 2013-04-24

上傳用戶：思琦琦
數字電視傳輸系統中LDPC碼編碼器的研究與FPGA實現.rar

自香農先生于1948年開創信息論以來，經過將近60年的發展，信道編碼技術已經成為通信領域的一個重要分支，各種編碼技術層出不窮。目前廣泛研究的低密度奇偶校驗(LDCP)碼是由R.G.Gallager先生提出的一種具有逼近香農限性能的優秀糾錯碼，并已在數字電視、無線通信、磁盤存儲等領域得到大量應用。目前數字電視已經成為最熱門的話題之一，用手機看北京奧運，已經成為每一個中國人的夢想。最近兩年我國頒布了兩部與數字電視有關的通信標準，分別是數字電視地面傳輸標準(DMB-TH)和移動多媒體(CMMB)即俗稱的手機電視標準。數字電視正與每個人走得越來越近，我國預期在2015年全面實現數字電視并停止模擬電視的播出。作為數字電視標準的核心技術之一的前向糾錯碼技術已經成為眾多科研單位的研究熱點，相應的編解碼芯片更成為重中之重。在DMB-TH標準中用到了LDPC碼和BCH碼的級聯編碼方式，在CMMB標準中用到了LDPC碼和RS碼的級聯編碼方式，在DVB-S2標準中用到了LDPC碼和BCH碼的級聯編碼方式。本論文以目前最重要的三個與數字電視相關的標準：數字電視地面傳輸標準(DMB-TH)、手機電視標準(CMMB)以及數字衛星電視廣播標準(DVB-S2)為切入點，深入研究它們的編碼方式，設計了這三個標準中的LDPC碼編碼器，并在FPGA上實現了前兩個標準的編碼芯片，實現了DMB-TH標準中0.4、0.6以及0.8三種碼率的復用。在研究CMMB標準中編碼器設計時，提出一種改進的LU分解算法，該分解方式適合任意的H矩陣，具有一定的廣泛性。測試結果表明，芯片邏輯功能完全正確，速度和資源消耗均達到了標準的要求，具有一定的商用價值。

標簽： LDPC FPGA 數字電視

上傳時間： 2013-07-07

上傳用戶：327000306
ARM 指令集寄存器和處理器模式(26-bit 體系) 寄存器和處理器模式(32-bit 體系) 程序狀態寄存器和操縱它的指令寄存器裝載和存儲指令算術和邏輯指令移位操作

ARM 指令集寄存器和處理器模式(26-bit 體系) 寄存器和處理器模式(32-bit 體系) 程序狀態寄存器和操縱它的指令寄存器裝載和存儲指令算術和邏輯指令移位操作乘法指令比較指令分支指令條件執行軟件中斷指令

標簽： bit 寄存器指令 ARM

上傳時間： 2014-01-12

上傳用戶：wfeel
寄存器和處理器模式(26-bit 體系) 寄存器和處理器模式(32-bit 體系) 程序狀態寄存器和操縱它的指令寄存器裝載和存儲指令算術和邏輯指令移位操作乘法指令

寄存器和處理器模式(26-bit 體系) 寄存器和處理器模式(32-bit 體系) 程序狀態寄存器和操縱它的指令寄存器裝載和存儲指令算術和邏輯指令移位操作乘法指令比較指令分支指令條件執行軟件中斷指令 APCS (ARM 過程調用標準) 編寫安全的 32-bit 代碼的基本規則 IEEE 浮點指令匯編器偽指令指令快速查找 ARM 指令格式

標簽： bit 指令寄存器處理器

上傳時間： 2013-12-16

上傳用戶：牛布牛
arm 指令集寄存器和處理器模式(26-bit 體系) 寄存器和處理器模式(32-bit 體系) 程序狀態寄存器和操縱它的指令寄存器裝載和存儲指令算術和邏輯指令移位操作

arm 指令集寄存器和處理器模式(26-bit 體系) 寄存器和處理器模式(32-bit 體系) 程序狀態寄存器和操縱它的指令寄存器裝載和存儲指令算術和邏輯指令移位操作乘法指令比較指令分支指令條件執行軟件中斷指令

標簽： bit 寄存器指令 arm

上傳時間： 2014-01-16

上傳用戶：
· 寄存器和處理器模式(26-bit 體系) · 寄存器和處理器模式(32-bit 體系) · 程序狀態寄存器和操縱它的指令 · 寄存器裝載和存儲指令 · 算術和邏輯指令 · 移位操作 ·

· 寄存器和處理器模式(26-bit 體系) · 寄存器和處理器模式(32-bit 體系) · 程序狀態寄存器和操縱它的指令 · 寄存器裝載和存儲指令 · 算術和邏輯指令 · 移位操作 · 乘法指令 · 比較指令 · 分支指令 · 條件執行 · 軟件中斷指令 · APCS (ARM 過程調用標準) · 編寫安全的 32-bit 代碼的基本規則 · IEEE 浮點指令 · 匯編器偽指令 · 指令快速查找 · ARM 指令格式

標簽： bit 寄存器指令處理器

上傳時間： 2014-10-12

上傳用戶：851197153
循環冗余校驗CRC (Cyclic Redundancy Check)碼是由分組線性碼的分支而來

循環冗余校驗CRC (Cyclic Redundancy Check)碼是由分組線性碼的分支而來，其主要應用是二元碼字。編碼簡單且誤判概率很低，在通信系統中得到了廣泛的應用。循環冗余校驗碼是屬于分組碼中的一類重要的線性碼，它不僅在理論上具有很好的代數結構，而且其編碼和譯碼可以通過線性移位寄存器很容易地實現。通過對CRC的分析和基于MATLAB工具的仿真，充分證明了CRC的檢錯能力很強，編碼簡單。

標簽： Redundancy Cyclic Check CRC

上傳時間： 2016-04-13

上傳用戶：watch100
一分六功分器的設計及HFSS仿真

隨著現代電子和通信技術的飛躍發展，信息交流越發頻繁，各種各樣電子電氣設備已大大影響到各個領域的企業及家庭。在微波通信領域，隨著微波技術的發展，功分器作為一個重要的器件，其性能對系統有不可忽略的影響，因此其研制技術也需要不斷的改進本文首先對功分器的基本理論、性能指標作了簡單介紹，然后闡述了一個具體的一分六功分器的設計思路和過程，并給出了設計的電路結構、仿真結果、最后制作了版圖。本文還用到了HFSS，在功分器的具體電路結構建模、仿真優化和版圖的生成上如何應用，在設計過程中文中都作出了相應的說明功分器是將輸入信號功率分成相等或不相等的幾路輸出的一種多端口網絡它廣泛應用于雷達系統及天線的饋電系統中。功分器按照其功率分配比有相應的設計公式可較為容易的實現。等分功分器按其分配支路的數量可分為2n+1（奇）等分和2n（偶）等分兩類。后者的設計方法相對簡單，只需要在最基本的一分功分器上再等分即可。對于奇等分功分器，通常慣用的設計方法是先2（n+1）等分，然后其中一路加負載，這種設計方法雖然簡便，可是有著結構受限，接負載端容易影響其它端口相幅的一致性，并且插損較大隨著無線通信技術的快速發展，各種通訊系統的載波頻率不斷提高，小型化低功耗的高頻電子器件及電路設計使微帶技術發揮了優勢。在射頻電路和測量系統如混頻器、功率放大器電路中的功率分配與耦合元件的性能將影響整個系統的通訊質量在通訊設備中，功分器有著非常廣泛的應用，例如在相控陣雷達系統中，要將發射機功率分配到各個發射單元中去。實際中常需要將某一功率按一定比例分配到各分支電路中。功分器種類繁多，常見的功分器有變壓器式、微帶式或帶狀線式、波導式和鐵氧體式，它們各有優缺點和使用場合。

標簽： hfss

上傳時間： 2022-04-05

上傳用戶：bluedrops

亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

分支器

廣電行業中分支器插入損耗的計算方法

基于FPGA的Viterbi譯碼器設計與實現.rar

基于FPGA的RS255，223編解碼器的高速并行實現.rar

數字電視傳輸系統中LDPC碼編碼器的研究與FPGA實現.rar

ARM 指令集寄存器和處理器模式(26-bit 體系) 寄存器和處理器模式(32-bit 體系) 程序狀態寄存器和操縱它的指令寄存器裝載和存儲指令算術和邏輯指令移位操作

寄存器和處理器模式(26-bit 體系) 寄存器和處理器模式(32-bit 體系) 程序狀態寄存器和操縱它的指令寄存器裝載和存儲指令算術和邏輯指令移位操作乘法指令

arm 指令集寄存器和處理器模式(26-bit 體系) 寄存器和處理器模式(32-bit 體系) 程序狀態寄存器和操縱它的指令寄存器裝載和存儲指令算術和邏輯指令移位操作

· 寄存器和處理器模式(26-bit 體系) · 寄存器和處理器模式(32-bit 體系) · 程序狀態寄存器和操縱它的指令 · 寄存器裝載和存儲指令 · 算術和邏輯指令 · 移位操作 ·

循環冗余校驗CRC (Cyclic Redundancy Check)碼是由分組線性碼的分支而來

一分六功分器的設計及HFSS仿真