在Quartus II 9.0環(huán)境下編寫的VHDL代碼,實(shí)現(xiàn)二分頻、三分頻、四分頻功能。
上傳時(shí)間: 2013-04-24
上傳用戶:哈哈hah
整數(shù)倍分頻,有多種分頻方式(包括1倍分頻、奇偶數(shù)分頻)
上傳時(shí)間: 2013-06-12
上傳用戶:ruan2570406
變分水平集用于圖像分割,效果好,但是速度有點(diǎn)慢 源碼及論文
上傳時(shí)間: 2013-06-30
上傳用戶:無(wú)聊來(lái)刷下
該文為WCDMA系統(tǒng)功率控制環(huán)路與閉環(huán)發(fā)射分集算法FPGA實(shí)現(xiàn)研究.主要內(nèi)容包括功率控制算法與閉環(huán)發(fā)射分集算法的分析與討論,在分析討論的基礎(chǔ)上進(jìn)行了FPGA實(shí)現(xiàn)方案的設(shè)計(jì)以及系統(tǒng)的實(shí)現(xiàn).另外在文中還介紹了可編程器件方面的常識(shí)、FPGA的設(shè)計(jì)流程以及同步電路設(shè)計(jì)方面的有關(guān)技術(shù).
上傳時(shí)間: 2013-05-18
上傳用戶:shinnsiaolin
第三代移動(dòng)通信系統(tǒng)及技術(shù)是目前通信領(lǐng)域的研究熱點(diǎn)。本系統(tǒng)采用了第三代移動(dòng)通信系統(tǒng)的部分關(guān)鍵技術(shù),采用直接序列擴(kuò)頻方式實(shí)現(xiàn)多路寬帶信號(hào)的碼分復(fù)用傳輸。在系統(tǒng)設(shè)計(jì)中,我們綜合考慮了系統(tǒng)性能要求,功能實(shí)現(xiàn)復(fù)雜度與系統(tǒng)資源利用率,選擇了并行導(dǎo)頻體制、串行滑動(dòng)相關(guān)捕獲方式、延遲鎖相環(huán)跟蹤機(jī)制、導(dǎo)頻信道估計(jì)方案和相干解擴(kuò)方式,并在Quartus軟件平臺(tái)上采用VHDL語(yǔ)言,在FPGA芯片CycloneEP1C12Q240C8上完成了系統(tǒng)設(shè)計(jì)。通過(guò)對(duì)硬件測(cè)試板的測(cè)試表明文中介紹的方案和設(shè)計(jì)方法是可行和有效的。并在測(cè)試的基礎(chǔ)上對(duì)系統(tǒng)提出了改進(jìn)意見。
標(biāo)簽: FPGA 多路 分 通信系統(tǒng)
上傳時(shí)間: 2013-06-27
上傳用戶:fzy309228829
差分跳頻(DFH)是集跳頻圖案、信息調(diào)制與解調(diào)于一體,是一個(gè)全面基于數(shù)字信號(hào)處理的全新概念的通信系統(tǒng),其技術(shù)體制和原理與常規(guī)跳頻完全不同,較好地解決了數(shù)據(jù)速率和跟蹤干擾等問題,代表了當(dāng)前短波通信的一個(gè)重要發(fā)展方向。美國(guó)Sanders公司推出了名為CHESS的新型短波跳頻通信系統(tǒng),并獲得了成功,但我國(guó)對(duì)該體制和技術(shù)的研究還處于初始階段,目前還不太成熟,離實(shí)際應(yīng)用還有一段距離。 本文主要基于FPGA芯片的基礎(chǔ)上對(duì)差分跳頻進(jìn)行了研究,用FPGA來(lái)實(shí)現(xiàn)數(shù)字信號(hào)處理可以很好地解決并行性和速度問題,而且其靈活的可配置特性,使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測(cè)試及硬件升級(jí)。而且設(shè)計(jì)中盡量采用軟件無(wú)線電體系結(jié)構(gòu),減少模擬環(huán)節(jié),把數(shù)字化處理盡量靠近天線,從而建立一個(gè)通用、標(biāo)準(zhǔn)、模塊化的硬件平臺(tái),用軟件編程來(lái)實(shí)現(xiàn)差分跳頻的各種功能,從基于硬件的設(shè)計(jì)方法中解放出來(lái)。 本文首先介紹了課題背景及研究的意義,闡述了目前差分跳頻中頻率合成跟頻率識(shí)別的實(shí)現(xiàn)方案。在頻率合成中,著重對(duì)DDS的相位截?cái)嗾`差及幅度量化誤差進(jìn)行仿真,找出基于FPGA實(shí)現(xiàn)的最佳參數(shù)及改善方法。在頻率識(shí)別中,基于Xilinx公司提供FFT IP核,接收端中的位同步,頻率識(shí)別均在FFT的理論上進(jìn)行設(shè)計(jì)。最后根據(jù)設(shè)計(jì)方案制作基于FPGA的電路板。 設(shè)計(jì)中跳頻圖案、直接數(shù)字頻率合成器、頻率識(shí)別、位同步、跳頻圖案恢復(fù)、線性調(diào)頻z變換等模塊均采用Verilog和VHDL兩種通用硬件描述語(yǔ)言進(jìn)行設(shè)計(jì),以便能夠在所有廠家的FPGA芯片中移植。
上傳時(shí)間: 2013-07-22
上傳用戶:yezhihao
【免費(fèi)分享】電子設(shè)計(jì)1000例,不要分。。。
標(biāo)簽: 1000 分 電子設(shè)計(jì)
上傳時(shí)間: 2013-06-10
上傳用戶:moshushi0009
基于布里淵散射的分布式光纖傳感器是當(dāng)前國(guó)內(nèi)外研究的熱點(diǎn)。本文介紹了基于布里淵散射的分布式光纖傳感器的的原理、應(yīng)用;布里淵時(shí)域反射技術(shù)(BOTDR)和布里淵時(shí)域分析技術(shù)(BOTDA)的原理。 受激布里淵散射(SBS)的過(guò)程中,入射光和散射光滿足耦合振幅方程組。我們對(duì)該方程組采用有限差分法進(jìn)行數(shù)值計(jì)算,并用Matlab模擬計(jì)算過(guò)程,對(duì)布里淵散射信號(hào)進(jìn)行分析。 根據(jù)布里淵散射信號(hào)的特點(diǎn),我們采用基于Morlet小波變換的DSP信號(hào)算法來(lái)處理 BOTDR傳感信號(hào)。通過(guò)對(duì)該算法的核心單元——快速傅立葉變換(FFT)的硬件實(shí)現(xiàn),我們?cè)赟tratix FPGA上實(shí)現(xiàn)了基于Morlet小波變換的DSP算法的硬件電路設(shè)計(jì)。 最后,在此基礎(chǔ)上,我們對(duì)電路功能進(jìn)行實(shí)際的仿真和驗(yàn)證,并和Matlab得到結(jié)果進(jìn)行比較和分析。
標(biāo)簽: Morlet BOTDR 小波分析 信號(hào)處理
上傳時(shí)間: 2013-07-22
上傳用戶:牛布牛
電子三分頻功放使用的喇叭保護(hù)電路,電子三分頻功放使用的喇叭保護(hù)電路.電子三分頻功放使用的喇叭保護(hù)電路;
上傳時(shí)間: 2013-06-18
上傳用戶:wang5829
在超深亞微米技術(shù)工藝下,布局成為超大規(guī)模集成電路物理設(shè)計(jì)中至關(guān)重要的一步。由于現(xiàn)場(chǎng)可編程門陣列(Field Programable Gate Array,F(xiàn)PGA)布線資源的預(yù)先確定性,使得FPGA的布局更為重要。本文以建立高性能、低擁擠的布局為目標(biāo),從FPGA芯片結(jié)構(gòu)和布局算法兩方面進(jìn)行了深入研究。論文提出了一種通用的層次式FPGA(HFPGA)結(jié)構(gòu)模型及布局模型,并且給出了該模型的數(shù)學(xué)計(jì)算公式;提出將元件之間的層次距離轉(zhuǎn)化為線長(zhǎng)的方法,實(shí)現(xiàn)了基于線網(wǎng)模型的高精度布局算法:提出利用矩形的對(duì)角線元件之間層次來(lái)代替線長(zhǎng),從而達(dá)到優(yōu)化線長(zhǎng)的同時(shí)提高布通率的快速布局算法。實(shí)驗(yàn)結(jié)果表明,兩種算法均在北卡羅來(lái)納微電子中心(MCNC)學(xué)術(shù)芯片測(cè)試案例上取得了較理想的布局實(shí)驗(yàn)效果,為下一步的布線工作建立了良好的基礎(chǔ)接口,并且完成了初始布線的工作。本FPGA結(jié)構(gòu)模型的提出和布局算法的實(shí)現(xiàn)也都為工業(yè)界提供了借鑒價(jià)值。
標(biāo)簽: FPGA 驅(qū)動(dòng) 布局 算法研究
上傳時(shí)間: 2013-04-24
上傳用戶:nbdedu
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1