亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲(chóng)蟲(chóng)首頁(yè)| 資源下載| 資源專(zhuān)輯| 精品軟件
登錄| 注冊(cè)

分辨率板

  • 用WINCE進(jìn)行嵌入式開(kāi)發(fā)的源代碼開(kāi)發(fā)板S3C2410

    用WINCE進(jìn)行嵌入式開(kāi)發(fā)的源代碼開(kāi)發(fā)板S3C2410

    標(biāo)簽: S3C2410 WINCE 嵌入式開(kāi)發(fā) 源代碼

    上傳時(shí)間: 2013-08-26

    上傳用戶:onewq

  • 在三星ARM2410嵌入式開(kāi)發(fā)板上

    在三星ARM2410嵌入式開(kāi)發(fā)板上,使用ALTERA公司EPM7032對(duì)信號(hào)進(jìn)行邏輯處理

    標(biāo)簽: 三星 嵌入式開(kāi)發(fā)板

    上傳時(shí)間: 2013-08-28

    上傳用戶:dongbaobao

  • 一個(gè)fpga開(kāi)發(fā)板的原理圖具有l(wèi)ed燈、ram、flash

    一個(gè)fpga開(kāi)發(fā)板的原理圖,此板具有l(wèi)ed燈、ram、flash

    標(biāo)簽: flash fpga led ram

    上傳時(shí)間: 2013-08-31

    上傳用戶:gxf2016

  • 這是1C6實(shí)驗(yàn)板的一個(gè)實(shí)驗(yàn)程序

    這是1C6實(shí)驗(yàn)板的一個(gè)實(shí)驗(yàn)程序,其用的組件為L(zhǎng)ED組件。對(duì)大家初步掌握FPGA有幫助

    標(biāo)簽: 1C6 實(shí)驗(yàn)板 實(shí)驗(yàn) 程序

    上傳時(shí)間: 2013-08-31

    上傳用戶:daguogai

  • 實(shí)驗(yàn)CPLD+51MCU學(xué)習(xí)板源碼示例

    學(xué)習(xí)單片機(jī)、CPLD其實(shí)關(guān)鍵是實(shí)踐,從51入門(mén)是個(gè)好選擇,但不要停留在起點(diǎn),學(xué)單片機(jī)方法得當(dāng)是瞬間的事!但用好,就不好說(shuō)了,一輩子都要努力隨著產(chǎn)品控制技術(shù)的進(jìn)步,CPLD與單片機(jī)的聯(lián)系越來(lái)越密切,學(xué)會(huì)靈活應(yīng)用cpld已經(jīng)作為我們工程技術(shù)人 員的基本要求,抓緊時(shí)間學(xué)習(xí)吧,面對(duì)復(fù)雜的任務(wù)您就能應(yīng)對(duì)自如,您的未來(lái)將更美好。 我們推薦這款實(shí)驗(yàn)CPLD+51MCU學(xué)習(xí)板,主要特色是集成了具有ISP功能的CPLD和Flash單片機(jī),可以單獨(dú)完成單片機(jī)和CPLD的實(shí)驗(yàn),也可以通過(guò)跳線把單片機(jī)和CPLD聯(lián)合起來(lái)形成一個(gè)應(yīng)

    標(biāo)簽: CPLD MCU 51 實(shí)驗(yàn)

    上傳時(shí)間: 2013-08-31

    上傳用戶:asddsd

  • 制作CPLD電路實(shí)驗(yàn)板的方法及步驟

    本文詳細(xì)介紹了制作電路板的方法及步驟.\r\n實(shí)驗(yàn)板的功能\r\n這個(gè)實(shí)驗(yàn)板可以做如下實(shí)驗(yàn):\r\n1.可以進(jìn)行運(yùn)算器(加、減、乘和除法)、比較器、譯碼器、編碼器、選擇器、分配器和一般組合電路的實(shí)驗(yàn)\r\n2.可以進(jìn)行觸發(fā)器、寄存器、計(jì)數(shù)器和一般時(shí)序電路的實(shí)驗(yàn)\r\n3.可以進(jìn)行頻率計(jì)電路、時(shí)鐘電路、計(jì)時(shí)電路、交通燈等復(fù)雜數(shù)字系統(tǒng)的實(shí)驗(yàn)\r\n4.加擴(kuò)展板可以進(jìn)行A/D、D/A、串行E2ROM和8031單片機(jī)等方面的實(shí)驗(yàn)\r\n

    標(biāo)簽: CPLD 電路 實(shí)驗(yàn)板

    上傳時(shí)間: 2013-09-01

    上傳用戶:吾學(xué)吾舞

  • 在Allegro 中準(zhǔn)備好進(jìn)行SI 仿真的PCB 板圖

    第一章 在Allegro 中準(zhǔn)備好進(jìn)行SI 仿真的PCB 板圖

    標(biāo)簽: Allegro PCB 仿真

    上傳時(shí)間: 2013-09-04

    上傳用戶:戀天使569

  • 用allegro畫(huà)的ddr存儲(chǔ)器電路-六層板設(shè)計(jì)

    用allegro畫(huà)的ddr存儲(chǔ)器電路。六層板設(shè)計(jì),很好的參考資料

    標(biāo)簽: allegro ddr 存儲(chǔ)器 六層板

    上傳時(shí)間: 2013-09-06

    上傳用戶:ddddddos

  • FPGA和PC機(jī)之間串行通信對(duì)輸出正弦波頻率的控制

    1、 利用FLEX10的片內(nèi)RAM資源,根據(jù)DDS原理,設(shè)計(jì)產(chǎn)生正弦信號(hào)的各功能模塊和頂層原理圖; 2、 利用實(shí)驗(yàn)板上的TLC7259轉(zhuǎn)換器,將1中得到的正弦信號(hào),通過(guò)D/A轉(zhuǎn)換,通過(guò)ME5534濾波后在示波器上觀察; 3、 輸出波形要求: 在輸入時(shí)鐘頻率為16KHz時(shí),輸出正弦波分辨率達(dá)到1Hz; 在輸入時(shí)鐘頻率為4MHz時(shí),輸出正弦波分辨率達(dá)到256Hz; 4、 通過(guò)RS232C通信,實(shí)現(xiàn)FPGA和PC機(jī)之間串行通信,從而實(shí)現(xiàn)用PC機(jī)改變頻率控制字,實(shí)現(xiàn)對(duì)輸出正弦波頻率的控制。

    標(biāo)簽: FPGA PC機(jī) 串行通信 輸出

    上傳時(shí)間: 2013-09-06

    上傳用戶:zhuimenghuadie

  • TMS320F28335開(kāi)發(fā)板

    TMS320F28335開(kāi)發(fā)板,從國(guó)外頻譜公司買(mǎi)的原版板子,這個(gè)是ORCAD格式的原理圖,希望對(duì)大家參考有所價(jià)值

    標(biāo)簽: F28335 28335 320F TMS

    上傳時(shí)間: 2013-09-09

    上傳用戶:a296386173

主站蜘蛛池模板: 班戈县| 大庆市| 岳西县| 鸡泽县| 托里县| 洪江市| 凯里市| 汤原县| 尚志市| 绥阳县| 七台河市| 淳化县| 嘉善县| 镇平县| 南平市| 新乐市| 宾阳县| 醴陵市| 广州市| 西华县| 南京市| 邮箱| 石家庄市| 左贡县| 江都市| 太康县| 前郭尔| 伊金霍洛旗| 乌鲁木齐县| 瑞丽市| 息烽县| 福清市| 兴隆县| 时尚| 建平县| 潮州市| 宝鸡市| 黑龙江省| 逊克县| 叶城县| 砀山县|