歸并排序,算法分析與設(shè)計(jì)第二章分治法思想的歸并排序算法實(shí)現(xiàn),用C++寫的.
標(biāo)簽： 排序 分治法 算法分析 排序算法
上傳時(shí)間： 2015-07-18
上傳用戶：daguda
快速排序,算法分析與設(shè)計(jì)第二章分治法思想的快速排序算法實(shí)現(xiàn).
標(biāo)簽： 快速排序 分治法 算法分析 算法
上傳用戶：franktu
Verilog HDL語(yǔ)言編寫的5分頻電路。采用兩路時(shí)鐘相邏輯作用產(chǎn)生。
標(biāo)簽： Verilog HDL 語(yǔ)言 編寫
上傳用戶：yulg
簡(jiǎn)單的分形算法,主要是是演示康托三分集的形成
標(biāo)簽： 分形 算法 分集
上傳時(shí)間： 2015-07-20
上傳用戶：er1219
vhdl語(yǔ)言寫的基數(shù)分頻器，多平臺(tái)，通過(guò)MODESIM仿真
標(biāo)簽： vhdl 語(yǔ)言 分頻器
上傳用戶：541657925
這個(gè)程序是用來(lái)構(gòu)造的分形樹的。其中的參數(shù)可以自由甚至。
標(biāo)簽： 程序 分形 樹 參數(shù)
上傳時(shí)間： 2015-07-21
上傳用戶：han_zh
多數(shù)位分頻器.............................................可直接編譯
標(biāo)簽： 數(shù)位 分頻器 編譯
上傳時(shí)間： 2015-07-22
上傳用戶：whenfly
基于VHDL語(yǔ)言描述的一個(gè)分頻器，根據(jù)端口值，可作為四分頻，八分頻等分頻器使用。
標(biāo)簽： VHDL 語(yǔ)言 分頻器
上傳時(shí)間： 2013-12-31
上傳用戶：集美慧
用一個(gè)堆棧實(shí)現(xiàn)回文的測(cè)試程序,分測(cè)試的字符長(zhǎng)度是奇數(shù)還是偶數(shù)個(gè)兩中情況
標(biāo)簽： 堆棧 分 測(cè)試程序 測(cè)試
上傳時(shí)間： 2013-12-17
上傳用戶：2525775
用最小二乘法計(jì)算分形圖案的維數(shù)。試試看怎么樣。請(qǐng)多包涵！！
標(biāo)簽： 最小二乘法 分形 圖案 計(jì)算
上傳時(shí)間： 2015-07-24
上傳用戶：athjac
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
