基于FPGA的分頻器
基于FPGA的分頻器,可以根據(jù)更改參數(shù),實(shí)現(xiàn)不同倍數(shù)的分頻....
分頻技術(shù)資料
?? 資源總數(shù)：5634
?? 源代碼：21763
?? 分頻全部資料 (5634個(gè))
FPGA設(shè)計(jì)分頻器的多個(gè)源代碼實(shí)例
fredivn.vhd 偶數(shù)分頻\r\nfredivn1.vhd 奇數(shù)分頻\r\nfrediv16.vhd 16分頻\r\nPULSE.vhd 數(shù)控分頻器...
FPGA顯示時(shí)、分、秒源代碼
可以顯示時(shí)、分、秒，可以設(shè)置時(shí)間，精度要求0.001s ，允許電壓： 3.3V\r\n...
5分鐘學(xué)會(huì)使用CPLD
5分鐘學(xué)會(huì)使用CPLD,經(jīng)典資料，有想學(xué)習(xí)CPLD的朋友有福了...
FPGA分頻 控制4個(gè)LED連續(xù)閃爍 形成累加的效果
FPGA分頻 控制4個(gè)LED連續(xù)閃爍 形成累加的效果...
用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器
用Verilog實(shí)現(xiàn)基于FPGA的通用分頻器...
分頻器 FPGＡ程序設(shè)計(jì) 二分頻
分頻器 FPGＡ程序設(shè)計(jì) 二分頻 對(duì)硬件設(shè)計(jì)有很大用處\r\n...
一個(gè)好用的整數(shù)分頻電路 能夠?qū)崿F(xiàn)對(duì)任意整數(shù)的分頻電路設(shè)計(jì)
一個(gè)好用的整數(shù)分頻電路 保證你喜歡 能夠?qū)崿F(xiàn)對(duì)任意整數(shù)的分頻電路設(shè)計(jì)...
基于CPLD-FPGA的半整數(shù)分頻器的設(shè)計(jì)
基于CPLD-FPGA的半整數(shù)分頻器的設(shè)計(jì)，用于設(shè)計(jì)EDA...
利用Allegro進(jìn)行差分信號(hào)（Differential Signal）在高速電路設(shè)計(jì)需要注意的問(wèn)題
差分信號(hào)（Differential Signal）在高速電路設(shè)計(jì)中的應(yīng)用越來(lái)越廣泛，差分線大多為電路中最關(guān)鍵的信號(hào)，差分線布線的好壞直接影響到PCB板子信號(hào)質(zhì)量。...