開關(guān)電源并聯(lián)系統(tǒng)中往往存在兩個(gè)并聯(lián)電源性能參數(shù)不同甚至差異較大的情況，因此不能采用傳統(tǒng)的并聯(lián)均流方案來平均分?jǐn)傠娏鳎@就需要按各個(gè)電源模塊的輸出能力分擔(dān)輸出功率。基于這種靈活性的需要，本設(shè)計(jì)在采用主從設(shè)置法設(shè)計(jì)并聯(lián)均流開關(guān)電源的基礎(chǔ)上新增加了單片機(jī)控制模塊，實(shí)現(xiàn)了分流比可任意調(diào)節(jié)、各模塊電流可實(shí)時(shí)監(jiān)控的半智能化并聯(lián)開關(guān)電源系統(tǒng)。實(shí)測(cè)結(jié)果表明，該并聯(lián)開關(guān)電源系統(tǒng)分流比設(shè)置誤差小于0.5%，具有總過流和單路過流保護(hù)功能。
標(biāo)簽： 單片機(jī) 電流 并聯(lián) 電源設(shè)計(jì)
上傳時(shí)間： 2014-12-24
上傳用戶：guojin_0704
環(huán)境溫度、光照強(qiáng)度和負(fù)載等因素對(duì)光伏電池的輸出特性影響很大，為了提高光伏電池的工作效率，需要準(zhǔn)確快速地跟蹤光伏電池的最大功率點(diǎn)。在分析了光伏電池的輸出特性的基礎(chǔ)上，建立了光伏電池的仿真模型；針對(duì)傳統(tǒng)爬山法的不足，采用了自適應(yīng)占空比擾動(dòng)法對(duì)最大功率點(diǎn)進(jìn)行了跟蹤控制。給出了上述兩種算法的工作原理及設(shè)計(jì)過程。仿真結(jié)果表明：自適應(yīng)占空比擾動(dòng)算法跟蹤迅速，減少了系統(tǒng)在最大功率點(diǎn)附近的振蕩現(xiàn)象，提高了系統(tǒng)的跟蹤速度和精度。
上傳時(shí)間： 2013-12-04
上傳用戶：bakdesec
介紹一種基于CSMC0.5 μm工藝的低溫漂高電源抑制比帶隙基準(zhǔn)電路。本文在原有Banba帶隙基準(zhǔn)電路的基礎(chǔ)上，通過采用共源共柵電流鏡結(jié)構(gòu)和引入負(fù)反饋環(huán)路的方法，大大提高了整體電路的電源抑制比。 Spectre仿真分析結(jié)果表明：在-40~100 ℃的溫度范圍內(nèi)，輸出電壓擺動(dòng)僅為1.7 mV，在低頻時(shí)達(dá)到100 dB以上的電源抑制比（PSRR），整個(gè)電路功耗僅僅只有30 μA。可以很好地應(yīng)用在低功耗高電源抑制比的LDO芯片設(shè)計(jì)中。
標(biāo)簽： CMOS 高電源抑制 帶隙基準(zhǔn) 電壓源
上傳時(shí)間： 2013-10-27
上傳用戶：thesk123
為了有效地利用太陽能，有必要對(duì)光伏發(fā)電系統(tǒng)進(jìn)行最大功率點(diǎn)跟蹤（MPPT）控制研究。文中以兩級(jí)式光伏并網(wǎng)發(fā)電系統(tǒng)為研究對(duì)象，建立了任意外界環(huán)境下的光伏陣列數(shù)學(xué)模型。由于光伏陣列的非線性輸出特性，將模糊控制思想引入最大功率點(diǎn)跟蹤，提出占空比模糊控制的擾動(dòng)觀察法的MPPT控制策略，并通過計(jì)算機(jī)進(jìn)行仿真驗(yàn)證。與傳統(tǒng)的占空比擾動(dòng)觀察法相比較，該方法能夠更加快速、準(zhǔn)確地跟蹤上太陽能電池的最大功率點(diǎn)。
標(biāo)簽： MPPT 模糊控制 光伏發(fā)電系統(tǒng)
上傳時(shí)間： 2014-01-07
上傳用戶：ls530720646
介紹一種高電源抑制比帶隙基準(zhǔn)電路的設(shè)計(jì)與驗(yàn)證
標(biāo)簽： 高電源抑制 帶隙基準(zhǔn) 電路設(shè)計(jì)
上傳時(shí)間： 2013-10-08
上傳用戶：642778338
基于SMIC0.35 μm的CMOS工藝，設(shè)計(jì)了一種高電源抑制比，同時(shí)可在全工藝角下的得到低溫漂的帶隙基準(zhǔn)電路。首先采用一個(gè)具有高電源抑制比的基準(zhǔn)電壓，通過電壓放大器放大得到穩(wěn)定的電壓，以提供給帶隙核心電路作為供電電源，從而提高了電源抑制比。另外，將電路中的關(guān)鍵電阻設(shè)置為可調(diào)電阻，從而可以改變正溫度電壓的系數(shù)，以適應(yīng)不同工藝下負(fù)溫度系數(shù)的變化，最終得到在全工藝角下低溫漂的基準(zhǔn)電壓。Cadence virtuoso仿真表明：在27 ℃下，10 Hz時(shí)電源抑制比（PSRR）-109 dB，10 kHz時(shí)（PSRR）達(dá)到-64 dB；在4 V電源電壓下，在-40～80 ℃范圍內(nèi)的不同工藝角下，溫度系數(shù)均可達(dá)到5.6×10-6 V/℃以下。
標(biāo)簽： CMOS 高電源抑制 工藝 基準(zhǔn)電壓源
上傳時(shí)間： 2014-12-03
上傳用戶：88mao
開關(guān)電源占空比學(xué)習(xí)實(shí)例及全圖
標(biāo)簽： 開關(guān)電源
上傳時(shí)間： 2013-10-08
上傳用戶：wtrl
根據(jù)多用等鴦子切焊機(jī)的開關(guān)電源變壓器漏盛大的特點(diǎn)，采用全橋移相電路，并在其兩臂之間串聯(lián)D—L—R電路，實(shí)現(xiàn)摹電匾切換。
上傳時(shí)間： 2013-10-24
上傳用戶：432234
摘要：采用共源共柵運(yùn)算放大器作為驅(qū)動(dòng)，設(shè)計(jì)了一種高電源抑制比和低溫度系數(shù)的帶隙基準(zhǔn)電壓源電路，并在TSMC0.18Um CMOS工藝下，采用HSPICE進(jìn)行了仿真.仿真結(jié)果表明：在-25耀115益溫度范圍內(nèi)電路的溫漂系數(shù)為9.69伊10-6/益，電源抑制比達(dá)到-100dB，電源電壓在2.5耀4.5V之間時(shí)輸出電壓Vref的擺動(dòng)為0.2mV，是一種有效的基準(zhǔn)電壓實(shí)現(xiàn)方法.關(guān)鍵詞：帶隙基準(zhǔn)電壓源；電源抑制比；溫度系數(shù)
標(biāo)簽： 高電源抑制 帶隙基準(zhǔn) 電壓源
上傳時(shí)間： 2013-11-19
上傳用戶：王成林。
當(dāng)今電子系統(tǒng)如高端處理器及記憶體，對(duì)電源的需求是趨向更低電壓、更高電流的應(yīng)用。同時(shí)、對(duì)負(fù)載的反應(yīng)速度也要提高。因此功率系統(tǒng)工程師要面對(duì)的挑戰(zhàn)，是要設(shè)計(jì)出符合系統(tǒng)要求的細(xì)小、價(jià)廉但高效率的電源系統(tǒng)。而這些要求都不是傳統(tǒng)功率架構(gòu)能夠完全滿足的。Vicor提出的分比功率架構(gòu)(Factorized Power Architecture FPA)以及一系列的整合功率元件，可提供革命性的功率轉(zhuǎn)換方案，應(yīng)付以上提及的各項(xiàng)挑戰(zhàn)。這些功率元件稱為V•I晶片。
上傳時(shí)間： 2013-11-15
上傳用戶：yan2267246
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
