隨著Intemet網絡技術、無線接入技術和無線通信技術的快速發展，傳真技術有了許多新的研究方向。PC傳真需利用傳真軟件進行傳真，其功能受到傳真軟件的限制，而IP傳真需投入的通信基礎設施較大。無線傳真技術具有方便快捷的特性，可快速適應市場的多樣化需求，充分發揮無線通信的優勢，使用戶真正擁有自己的“移動辦公室”，是當前無線通信研究領域的一個重點內容。 本課題在對傳真通信相關基礎理論以及GSM無線網絡研究的基礎上，設計和研制了基于G3傳真的GSM網絡無線傳真接入終端。在本課題的設計中，建立了兩段級聯的傳真線路，分別是主處理器與對端傳真機之間的傳真線路(通過T32協議實現)和主處理器與本地傳真機之間的傳真線路(通過T31協議實現)，本課題依據T30規定的呼叫控制流程完成了這兩條傳真線路間的協議轉換(T．32協議和T3l協議的轉換)，并結合GSM網絡延時長、干擾大的特性進行了時延處理。同時解決了無線傳真接入終端中涉及到的手機本地號段的存取算法，并在設計本課題嵌入式軟件的同時抽樣出基于ARM技術的系統軟件設計方案(即類似于嵌入式操作系統但比操作系統簡化的一個系統框架)。 通過本課題研制出的基于ARM的GSM網絡G3無線傳真接入終端，利用現有的G3傳真機就可在GSM網絡中實現無線傳真業務。目前該無線傳真接入終端已在北京、西安、深圳等地的商用網絡上取得了成功的測試。
上傳時間： 2013-04-24
上傳用戶：tedo811
FPGA能夠減少電子系統的開發風險和開發成本,縮短上市時間,降低維護升級成本,廣泛地應用在電子系統中.隨著集成電路向著片上系統(SoC)的發展,需要設計出FPGA IP核用于SoC芯片的設計.該論文的工作圍繞FPGA IP核的設計進行,在FPGA結構設計優化和FPGAIP接口方案設計兩方面進行了研究.設計改進了適用于數據通路的FPGA新結構——FDP.設計改進了可編程邏輯單元(LC);對可編程連線作為"2層2類"的層次結構進行組織,進行了改進并確定了各種連線的通道寬度;結合對迷宮布線算法的分析以及benchmark電路實驗的方法,提出了用于分段式網格連線的開關盒和連接盒新結構,提高連線的面積利用效率.在FPGA IP核的接口方案上,基于邊界掃描測試電路提出了FPGA IP核的測試方案;結合擴展邊界掃描測試電路得到的編程功和自動下載電路,為FPGA IP核提供了具有兩種不同編程方法的編程接口.采用SMIC 0.35um 3層金屬CMOS工藝,實現了一個10萬系統門規模的FDP結構,并和編程、測試接口一起進行版圖設計,試制了FDP100k芯片.FDP100k中包括了32×32個LC,128個可編程IO單元.在FDP100k的芯片測試中,對編程寄存器、各種可編程資源進行測試,并完成電路實現、性能參數測試以及IP核接口的測試,結果表明FPGA IP核的整體功能正確.
標簽： FPGAIP
上傳時間： 2013-04-24
上傳用戶：gokk
電腦繡花機是當代最先進的繡花機械，隨著人們對刺繡品質量的追求以及刺繡品需求量的增加，高性能的電腦繡花機越來越受到市場的推崇，用戶對CAN(現場總線)、遠程控制、海量USB存儲、彩色LCD顯示等技術在新型電腦繡花機中的應用有了新的需求。然而，國內電腦繡花機監控系統平臺由于存在技術上的困難或成本上的障礙而使這些功能難以實現。隨著電腦的不斷發展和電子產品成本的不斷降低，采用先進架構和體系的處理器，加上相應的實時操作系統進行任務管理，就能大大提高電腦繡花機監控系統的性能。本文設計了一種電腦繡花機監控系統，在詳細分析電腦繡花機工作原理和功能需求的基礎上，采用ARM處理器與μC/OS-Ⅱ實時操作系統構建了監控系統平臺，實現了實時操作系統任務管理、網絡通信、USB設備讀寫、花樣圖案預覽等功能，具體工作如下： (1)在介紹電腦繡花機的工作原理以及分析電腦繡花機監控系統性能需求的基礎上，構建了基于ARM7核的嵌入式處理器與μC/OS-Ⅱ實時操作系統的監控系統平臺，并給出了系統的整體設計方案。 (2)根據電腦繡花機監控系統的整體設計方案，設計實現了系統的硬件電路，處理器采用ST公司生產的具有ARM7核的STR710FZ2T6，利用STR710FZ2T6的外部存儲器接口的三個BANK，分別設計實現了以太網通信接口、USB設備讀寫接口以及彩色LCD實現接口等。 (3)在系統的接口電路設計方面，采用以太網控制芯片CS8900A使其通過ISA總線與系統處理器相連，構建了以太網通信接口，負責遠程傳輸數據(花樣文件)控制信息等；利用LJSB主從控制器SL811HS，在處理器STR710FZ2rr6的控制下設計實現了對海量USB設備讀寫的USB接口，負責讀寫在U盤上的花樣文件以及其它的數據信息；利用5.6英寸的彩色液晶屏及其控制板QD-13設計實現了監控系統的LCD顯示接口，系統處理器通過控制QD-13向LCD寫入要顯示的圖案以及文字數據；組建了一個基于CAN通信的安全檢測模塊，主要包括電源檢測以及斷線檢測等。監控系統的CAN節點利用系統處理器自帶的CAN模塊結合TI的CAN收發器sn65hvd230實現，電源檢測節點、斷線檢測節點以及運動控制系統交互的CAN節點的控制器采用Microchip公司的帶有CAN模塊的18系列單片機PIC18F4680，CAN收發器采用該公司的MCP2551芯片。 (4)設計實現了基于μC/OS-Ⅱ操作系統的軟件，包括兩個部分，一是功能接口的驅動程序，另一個是操作系統中的應用程序軟件。驅動程序負責控制相應功能接口的運行，操作系統中的應用程序軟件實現具體的功能應用，例如TCP/IP協議棧以及USB協議的實現等。 (5)整合了系統各個功能模塊，并做出監控系統的PCB板，利用ADS開發環境進行系統的整體調試，給出了系統的運行效果，實驗表明監控系統工作穩定，性能良好。 最后，文章分析了電腦繡花機的監控系統需要改進的地方，并對電腦繡花機監控系統未來發展趨勢作出了展望。
上傳時間： 2013-05-25
上傳用戶：魚魚魚yu
近年來,隨著微電子技術的高速發展,數字圖像壓縮編碼技術的逐漸成熟,實時圖象處理在多媒體、HDTV、圖像通信等領域有著越來越廣泛的應用,圖像壓縮/解壓的IC芯片也已成為多媒體技術的核心,實現這些算法芯片的研究成為信息產業的新熱點.該文基于FPGA設計了JPEG圖像壓縮編解碼芯片,通過改進算法優化結構,在合理地利用硬件資源的條件下,有效地挖掘出算法內在的并行性.在JPEG編碼器設計中,改進了JEONG的DCT變換算法,采用流水線優化算法解決時間并行性問題,提高了DCT/IDCT模塊的運算速度;設計了基于查找表結構的定點乘法器,便于在設計中共享乘法單元,以適應流水線設計的要求;依據Huffman編碼表的規律性,采用并行查找表結構,用較少的存儲單元完成Huffman編解碼的運算,同時也提高了編解碼速度.在JPEG解碼器設計中,根據Huffman碼字本身的特點和JPEG標準,設計了一種Huffman碼字分組結構,基于該結構提出分組Huffman查找表及地址編碼的設計方法,進而完成了新的快速Huffman解碼算法及其模塊設計.整個設計及其各個模塊都在ALTERA公司的EDA工具QUARTUSII平臺上進行了邏輯綜合及功能和時序仿真.綜合和仿真結果表明,基于FPGA的JPEG圖像編解碼芯片消耗很少的FPGA硬件資源,達到了較高的工作頻率,在速度和資源利用率方面均達到了較優的狀態,可滿足實時JPEG圖像編解碼的要求.在邏輯設計的基礎上,該設計可以進一步作硬件仿真和實驗,將源代碼燒錄進FPGA芯片,作為獨立器件或有自主知識產權的JPEG IP模塊,應用于可視電話、手機和會議電視等低成本JPEG編解碼系統的實現.
上傳時間： 2013-05-31
上傳用戶：yuying4000
漢字顯示是在只有西文操作系統的情況下， 以及一些無操作系統的小應用系統中， 需要經常用到的技術。如何得到漢字的字模是漢字顯示技術中首先必須解決的問題。本文利用VC++實現一種漢字字模的提取和小漢字庫的
上傳時間： 2013-06-08
上傳用戶：yuying4000
本文主要介紹了如何運用可編程邏輯器件(FPGA)實現電機的變頻調速控制系統。 目前，電機控制芯片主要有兩種選擇。一種是專用集成芯片(ASIC)，一種是單片機(MCU)或數字信號處理器(DSP)。而FPGA的數字資源豐富、工作頻率高、可在系統編程等特點使得開發靈活、開發周期相對短，可以取代前二種通用的方式。本文利用80C196KC和FPGA控制感應電機，簡化了硬件和軟件設計，并充分利用了FPGA的快速性，利用FPGA，除本身可以用來控制電機以外：可以制成通用的“IP核”應用到MCU(或DSP)，或是作為片內外設，這樣就節約了片內資源；另外，它還是ASIC設計的驗證的必經階段，這是本文選題和工作的意義。本文設計的FPGA調速控制系統以及2個IP核，下載到芯片，通過驗證。 本文第一章緒論介紹了可編程邏輯器件的發展、應用，以及EDA的發展歷程，還介紹了ASIC等。針對FPGA的快速發展，論述了它在變頻調速技術應用中的優勢。 第二章介紹了交流電動機變頻調速技術及其相關技術的發展和應用情況。著重介紹了電壓空間矢量調制方式，以及矢量控制技術、技術發展。 第三章詳細介紹了SVPWM調速系統整個系統的FPGA設計，給出了設計思路、具體方案、邏輯時序分析；最后給出了軟件仿真結果和實驗波形對照。文中還給出了SVPWM調速系統運用的FPGA設計結果，驅動電機，得到實驗波形。論證了FPGA在調速系統應用中的可行性和意義。 第四章介紹了作者針對課題相關的一些內容所設計出的IP核，給出的實驗結果等。 論文最后，對本課題所做的工作進行了簡單的總結。
上傳時間： 2013-04-24
上傳用戶：zhaiyanzhong
結合視頻壓縮的理論以及IP核設計中對于仿真驗證的要求,本文設計了視頻壓縮IP核FPGA仿真驗證平臺.其硬件子平臺以Xilinx公司XC2V3000為核心,針對視頻壓縮IP核應用仿真要求設計外圍電路,構建一個視頻壓縮IP核的硬件仿真原型,采用運行于上位機上的控制和驅動軟件作為軟件解碼子平臺.同時還設計了完全獨立于硬件之外的ModelSim軟件仿真驗證平臺.以FPGA仿真驗證平臺為載體,本文設計了基于H.263協議的視頻壓縮IP核.經過ModelSim下的軟件平臺仿真調試與硬件平臺調試相結合的手段,作者完成了視頻壓縮IP核的仿真驗證.
上傳時間： 2013-05-31
上傳用戶：ikemada
卷積碼是無線通信系統中廣泛使用的一種信道編碼方式。Viterbi譯碼算法是一種卷積碼的最大似然譯碼算法，它具有譯碼效率高、速度快等特點，被認為是卷積碼的最佳譯碼算法。本文的主要內容是在FPGA上實現約束長度為9，碼率為1/2，采用軟判決方式的Viterbi譯碼器。 本文首先介紹了卷積碼的基本概念，闡述了Viterbi算法的原理，重點討論了決定Viterbi算法復雜度和譯碼性能的關鍵因素，在此基礎上設計了采用“串-并”結合運算方式的Viterbi譯碼器，并在Altera EP1C20 FPGA芯片上測試通過。本文的主要工作如下： 1.對輸入數據采用了二比特四電平量化的軟判決方式，對歐氏距離的計算方法進行了簡化，以便于用硬件電路方式實現。 2.對ACS運算單元采用了“串-并”結合的運算方式，和全并行的設計相比，在滿足譯碼速度的同時，節約了芯片資源。本文中提出了一種路徑度量值存儲器的組織方式，簡化了控制模塊的邏輯電路，優化了系統的時序。 3.在幸存路徑的選擇輸出上采用了回溯譯碼方法，與傳統的寄存器交換法相比，減少了寄存器的使用，大大降低了功耗和設計的復雜度。 4.本文中設計了一個仿真平臺，采用Modelsim仿真器對設計進行了功能仿真，結果完全正確。同時提出了一種在被測設計內部插入監視器的調試方法，巧妙地利用了Matlab算法仿真程序的輸出結果，提高了追蹤錯誤的效率。 5.該設計在Altera EP1C20 FPGA芯片上通過測試，最大運行時鐘頻率110MHz，最大譯碼輸出速率10.3Mbps。 本文對譯碼器的綜合結果和Altera設計的Viterbi譯碼器IP核進行了性能比較，比較結果證明本文中設計的Viterbi譯碼器具有很高的工程實用價值。
上傳時間： 2013-07-23
上傳用戶：葉山豪
近年來LED顯示技術發展迅速,LED全彩顯示屏得到了廣泛的應用.LED顯示技術涵蓋了微機控制、視頻、光學、機械和數字圖像處理等多種技術.針對現有LED顯示系統數據傳輸和顯示存在的缺陷和開發難度,本文提出并實現了一種新型的LED顯示系統方案.該方案把ARM處理器應用到LED顯示屏中,采用FPGA技術開發了LED顯示屏系統.本文主要討論了利用網絡傳輸LED顯示數據的實現方法,包括嵌入式系統的設計以及TCP/IP協議的實現等分析和設計工作.全文分為七章,首先提出現有LED顯示系統數據傳輸和顯示存在的缺陷和開發難度,然后提出新的LED顯示系統方案,并論證該方案的可行性.接著闡述了作者采用的嵌入式系統的設計方法和過程.第三章和第四章是嵌入式系統的設計和TCP/IP協議的實現,其中包括硬件和軟件的設計以及嵌入式操作系統μ C/OS-Ⅱ的移植.詳細地分析了基于LPC2214芯片的操作系統移植步驟和過程.本文使用的是1wIP網關協議,把其應用于μ C/OS-Ⅱ,實現了LED顯示屏的網絡通信,還分析了RTL8019芯片的工作過程,編寫了有關驅動代碼.在第五章和第六章中闡述了LED顯示屏顯示原理和利用FPGA實現LED顯示的驅動開發過程,利用占空比法實現LED顯示屏的灰度顯示,使用VHDL語言描述LED顯示屏的灰度實現邏輯.最后根據本文的方案實現了LED顯示屏的彩色顯示,通過分析比較,該方案可行并且達到了預定的要求.
上傳時間： 2013-04-24
上傳用戶：yoleeson
軟件無線電是二十世紀九十年代提出的一種實現無線通信的體系結構，被認為是繼模擬通信、數字通信之后的第三代無線電通信技術。它的中心思想是：構造一個開放性、標準化、模塊化的通用硬件平臺，并使寬帶模數和數模轉換器盡可能靠近天線，從而將各種功能，如工作頻段、調制解調類型、數據格式、加密模式、通信協議等用軟件來完成。 本論文首先介紹了軟件無線電的基本原理和三種結構形式，綜述了軟件無線電的幾項關鍵技術及其最新研究進展。其中調制解調模塊是軟件無線電系統中的重要部分，集中體現了軟件無線電最顯著的優點——靈活性。目前這一部分的技術實現手段多種多樣。隨著近幾年來芯片制造工藝的飛速發展，可編程器件FPGA以其高速的處理性能、高容量和靈活的可重構能力，成為實現軟件無線電技術的重要手段。 本論文調制解調系統的設計，選擇有代表性的16QAM和QPSK兩種方式作為研究對象，采用SystemView軟件作為系統級開發工具進行集成化設計。在實現系統仿真和FPGA整體規劃后，著重分析用VHDL實現其中關鍵模塊以及利用嵌入FPGA的CPU核控制調制解調方式轉換的方法。同時，在設計中成功地調用了Xilinx公司的IP核，實現了設計復用。由于FPGA內部邏輯可以根據需要進行重構，因而硬件的調試和升級變得很容易，而內嵌CPU使信號處理過程可以用軟件進行控制，充分體現了軟件無線電的靈活性。 通過本論文的研究，初步驗證了在FPGA內實現數字調制解調過程及控制的技術可行性和應用的靈活性，并對將來的擴展問題進行了研究和討論，為實現完整的軟件無線電系統奠定了基礎。
上傳時間： 2013-04-24
上傳用戶：libenshu01
