亚洲国产精品久久一线不卡,欧美国产亚洲精品,国产丝袜美腿一区二区三区

利用IP

基于FPGA的指紋識(shí)別模塊設(shè)計(jì)

隨著 EDA 技術(shù)及微電子技術(shù)的飛速發(fā)展，現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array，簡(jiǎn)稱 FPGA)的性能有了大幅度的提高，F(xiàn)PGA的設(shè)計(jì)水平也達(dá)到了一個(gè)新的高度。基于FPGA的嵌入式系統(tǒng)設(shè)計(jì)為現(xiàn)代電子產(chǎn)品設(shè)計(jì)帶來了更大的靈活性，以Nios Ⅱ軟核處理器為核心的SOPC(System on Programmable Chip)系統(tǒng)便是把嵌入式系統(tǒng)應(yīng)用在FPGA上的典型例子，本文設(shè)計(jì)的指紋識(shí)別模塊就是基于FPGA的Nios Ⅱ處理器為核心的SOPC設(shè)計(jì)。通過IP核技術(shù)和靈活的軟硬件編程，實(shí)現(xiàn)Nios Ⅱ?qū)PGA外圍器件的控制，并對(duì)指紋處理算法進(jìn)行了改進(jìn)，研究了指紋識(shí)別算法到Nios Ⅱ系統(tǒng)的移植。本文首先闡述了指紋識(shí)別模塊的SOPC設(shè)計(jì)方案，然后是對(duì)模塊的詳細(xì)設(shè)計(jì)。在硬件方面，完成了指紋識(shí)別模塊的 FPGA 硬件設(shè)計(jì)，包括 FPGA 內(nèi)部的Nios Ⅱ系統(tǒng)硬件設(shè)計(jì)和 FPGA 外圍電路設(shè)計(jì)。前者利用 SOPC Builder將Nios Ⅱ處理器、指紋讀取接口 UART、鍵盤與LCD顯示接口、FLASH接口、SDRAM控制器構(gòu)建成NiosⅡ硬件系統(tǒng)，后者是電源和時(shí)鐘電路、SDRAM存儲(chǔ)器電路、FLASH存儲(chǔ)器電路、LCD顯示電路、指紋傳感器電路、FPGA 配置電路這些純實(shí)物硬件設(shè)計(jì)，給出了設(shè)計(jì)方法和電路連接圖。在軟件方面，包括下面兩個(gè)內(nèi)容：完成 FPGA 外圍器件程序設(shè)計(jì)，實(shí)現(xiàn)對(duì)外圍器件的操作。深入的研究了指紋識(shí)別算法。對(duì)指紋圖像識(shí)別算法中的指紋圖像濾波和匹配算法進(jìn)行了分析，提出了指紋圖像增強(qiáng)改進(jìn)算法和匹配改進(jìn)算法，通過試驗(yàn)，改進(jìn)后的指紋圖像濾波算法取得了較好的指紋圖像增強(qiáng)效果。改進(jìn)后的匹配算法速度較快，誤識(shí)率較低。最后研究了指紋識(shí)別算法如何在FPGA中的Nios Ⅱ系統(tǒng)的實(shí)現(xiàn)。

標(biāo)簽： FPGA 指紋識(shí)別模塊設(shè)計(jì)

上傳時(shí)間： 2013-06-12

上傳用戶：yx007699
圖像采集與遠(yuǎn)程傳輸系統(tǒng)的研究

嵌入式圖像采集、處理與傳輸系統(tǒng)具有體積小、穩(wěn)定性高等優(yōu)點(diǎn)，在智能交通、電力、通訊、計(jì)算機(jī)視覺等領(lǐng)域應(yīng)用廣泛。隨著DSP技術(shù)的發(fā)展，在DSP上用軟件實(shí)現(xiàn)實(shí)時(shí)視頻壓縮成為數(shù)字視頻壓縮標(biāo)準(zhǔn)應(yīng)用的亮點(diǎn)，這種應(yīng)用比起專門的壓縮芯片更具有靈活性和升級(jí)潛力。本文主要研究一種基于DSP TMS320VC5402脫機(jī)視頻采集、壓縮編碼和視頻數(shù)據(jù)通信的方法和DSP外圍硬件系統(tǒng)設(shè)計(jì)。在本設(shè)計(jì)中，圖像采集部分利用SAA7111視頻采集芯片完成視頻信號(hào)的精確采集；利用FPGA完成復(fù)雜且高速的邏輯控制及時(shí)序設(shè)計(jì)，完成DSP外擴(kuò)RAM，F(xiàn)lash等高速硬件電路設(shè)計(jì)，同時(shí)完成DSP的地址譯碼電路，將采集的數(shù)字視頻信號(hào)存儲(chǔ)在DSP外擴(kuò)存儲(chǔ)空間中；用FPGA基于N1OSⅡ來虛擬設(shè)計(jì)了I

標(biāo)簽： 圖像采集遠(yuǎn)程傳輸

上傳時(shí)間： 2013-07-02

上傳用戶：亞亞娟娟123
基于FPGA和PCI接口圖像采集壓縮卡

隨著數(shù)字圖像處理的應(yīng)用領(lǐng)域不斷擴(kuò)大，實(shí)時(shí)處理技術(shù)成為研究的熱點(diǎn)。VLSI技術(shù)的迅猛發(fā)展為數(shù)字圖像實(shí)時(shí)處理技術(shù)提供了硬件基礎(chǔ)。其中FPGA(現(xiàn)場(chǎng)可編程門陣列)的特點(diǎn)使其在圖像采集和處理方面的應(yīng)用顯得更加經(jīng)濟(jì)、靈活、方便。本文設(shè)計(jì)了一種以FPGA為工作核心，并實(shí)現(xiàn)了PCI接口的圖像采集壓縮系統(tǒng)。整個(gè)系統(tǒng)采用了自頂向下的設(shè)計(jì)方案，先把系統(tǒng)分成了三大塊，即圖像采集、PCI接口和圖像壓縮，然后分別設(shè)計(jì)各個(gè)大模塊中的子模塊。首先，利用FPGA對(duì)專用視頻轉(zhuǎn)換器SAA7111A進(jìn)行控制，因?yàn)镾AA7111A是采用IC總線模塊，從而完成了對(duì)SAA7111A的控制，并通過設(shè)計(jì)圖像采集模塊、讀/寫數(shù)據(jù)模塊、總線管理模塊等，實(shí)現(xiàn)把標(biāo)準(zhǔn)的模擬視頻信號(hào)轉(zhuǎn)換成數(shù)字視頻信號(hào)并采集的功能。其次，在了解PCI規(guī)范的前提下，深入地分析了PCI時(shí)序和地址配置空間等，設(shè)計(jì)了簡(jiǎn)化邏輯的狀態(tài)機(jī)，并用VHDL硬件描述語言設(shè)計(jì)了程序，完成了簡(jiǎn)化邏輯的PCI接口設(shè)計(jì)在FPGA芯片內(nèi)部的實(shí)現(xiàn)，達(dá)到了一33MHz、32位數(shù)據(jù)寬度、支持猝發(fā)傳輸?shù)腜CI從設(shè)備模塊的接口功能，與傳統(tǒng)的使用PCI專用接口芯片來實(shí)現(xiàn)的PCI接口比較來看，更加節(jié)約了系統(tǒng)的邏輯資源，降低了成本，增加了設(shè)計(jì)的靈活性。再次，設(shè)計(jì)了WINDOWS下對(duì)PCI接口的驅(qū)動(dòng)程序。驅(qū)動(dòng)程序可以選擇不同的方法來完成，當(dāng)然每個(gè)方法都有自己的特點(diǎn)，對(duì)幾種主要設(shè)計(jì)驅(qū)動(dòng)程序的方法作以比較之后，本文選擇了使用DRIVER WORKS工具來完成。通過對(duì)配置空間的設(shè)計(jì)、系統(tǒng)端口和內(nèi)存映射的設(shè)計(jì)、中斷服務(wù)的設(shè)計(jì)等，用VC++語言編寫了驅(qū)動(dòng)程序。最后，考慮到增加系統(tǒng)的實(shí)用性和完備性，還填加設(shè)計(jì)了圖像的壓縮部分。這部分需要完成的工作是在上述系統(tǒng)完成后，再額外地把采集來的視頻數(shù)據(jù)通過另一路數(shù)據(jù)通道按照一定的格式壓縮后存儲(chǔ)到硬盤中。本系統(tǒng)中，這部分設(shè)計(jì)是利用Altera公司提供的IP核來完成壓縮的，同時(shí)還用VHDL語言在FPGA上設(shè)計(jì)了IDE硬盤接口，使壓縮后的數(shù)據(jù)存儲(chǔ)到硬盤中。

標(biāo)簽： FPGA PCI 接口圖像采集

上傳時(shí)間： 2013-06-01

上傳用戶：程嬰sky
基于FPGA實(shí)現(xiàn)雷達(dá)信號(hào)處理和圖像顯示

在船舶交管系統(tǒng)中，雷達(dá)信息處理是最重要的組成部分。視頻回波處理中的雜波處理要求實(shí)時(shí)性很高，大約要在一個(gè)距離單元的時(shí)間(0.05-0.1us)內(nèi)完成。雜波處理如恒虛警處理本身比較復(fù)雜，這類處理過程又要求快速，圖像顯示系統(tǒng)要求及時(shí)的把接收到的雷達(dá)方位數(shù)據(jù)從極坐標(biāo)轉(zhuǎn)換成直角坐標(biāo)。在軟件上實(shí)現(xiàn)這些算法雖然精度可以達(dá)到，但是實(shí)時(shí)性問題不能滿足。因此這類問題多采用高速專用數(shù)字設(shè)備來實(shí)現(xiàn)。FPGA在數(shù)字信號(hào)處理領(lǐng)域有非常廣闊的應(yīng)用前景，以其優(yōu)良的性能在數(shù)字信號(hào)處理中發(fā)揮了重大的作用。CORDIC算法可以在硬件上以很高的精度實(shí)現(xiàn)一些函數(shù)和運(yùn)算。針對(duì)以上幾點(diǎn)，本文提出了利用CORDIC算法，基于FPGA來實(shí)現(xiàn)雷達(dá)信號(hào)處理和圖像顯示的算法研究，用硬件來實(shí)現(xiàn)正弦、余弦、正切、乘法、除法、指數(shù)和對(duì)數(shù)等基本函數(shù)和運(yùn)算，把他們?cè)O(shè)計(jì)成為可重用的IP core，這樣可以滿足實(shí)時(shí)性和精度的問題。從而在將來的算法研究中方便的調(diào)用，這樣在算法研究中可以節(jié)約大量的時(shí)間，在一定程度上降低研究的難度。圍繞雷達(dá)信號(hào)處理和圖像顯示，本次課題設(shè)計(jì)主要做了如下工作： 1．對(duì)CORDIC算法進(jìn)行分析和研究，以及它在雷達(dá)信號(hào)處理和圖像顯示中的影響。 2．成功用硬件描述語言在Xilinx公司軟件ISE的環(huán)境下編寫代碼，在Synplify和Modelsim上做了綜合和仿真。 3．對(duì)實(shí)驗(yàn)結(jié)果進(jìn)行精度和速度分析。 4．對(duì)雷達(dá)信號(hào)處理和圖像顯示的相關(guān)算法進(jìn)行分析和研究。 5．從實(shí)例分析IP core的特點(diǎn)，對(duì)算法研究的影響和IP core在雷達(dá)信號(hào)處理和圖像顯示中的應(yīng)用。最終在實(shí)踐環(huán)節(jié)，成功利用CORDIC算法，在FPGA上實(shí)現(xiàn)可重用的IP core，這些IP core能夠以很高的精度實(shí)現(xiàn)一些基本函數(shù)和運(yùn)算，在雷達(dá)信號(hào)處理與圖像顯示中起到很大的作用。

標(biāo)簽： FPGA 雷達(dá)信號(hào)處理圖像顯示

上傳時(shí)間： 2013-07-16

上傳用戶：steele
MG323 TCP/IP開發(fā)流程

華為的MG323 TCP/IP 常用AT命令

標(biāo)簽： 323 TCP MG IP

上傳時(shí)間： 2013-04-24

上傳用戶：jacking
GPS信號(hào)CA碼跟蹤的FPGA實(shí)現(xiàn)

GPS全球定位系統(tǒng)是美國國防部為軍事目的而建立的衛(wèi)星導(dǎo)航系統(tǒng)，其主要目的是解決海上、陸地和空中運(yùn)載工具的導(dǎo)航定位問題。GPS作為新一代衛(wèi)星導(dǎo)航系統(tǒng)，不僅具有全球、全天候、連續(xù)、高精度導(dǎo)航與定位能力，而且具有優(yōu)良的抗干擾性和保密性。因此，發(fā)展全球定位系統(tǒng)是當(dāng)今導(dǎo)航技術(shù)現(xiàn)代化的一個(gè)重要標(biāo)志。在GPS接收機(jī)中，為了得到導(dǎo)航電文并對(duì)其進(jìn)行解算，要完成復(fù)雜的信號(hào)處理過程。其中，怎樣捕獲到衛(wèi)星信號(hào)，并對(duì)C/A碼進(jìn)行跟蹤是研制GPS接收機(jī)的重要問題之一。本文在對(duì)GPS信號(hào)的結(jié)構(gòu)進(jìn)行深入的分析后，結(jié)合FPGA的特點(diǎn)，對(duì)算法進(jìn)行設(shè)計(jì)及優(yōu)化后，給出了相應(yīng)的仿真。內(nèi)容主要包括以下幾個(gè)方面： 1.對(duì)GPS信號(hào)結(jié)構(gòu)的產(chǎn)生原理進(jìn)行了深入地分析，并對(duì)GPS信號(hào)的調(diào)制機(jī)理進(jìn)行詳細(xì)地闡述。 2.在GPS信號(hào)的捕獲方面，采用了基于FFT頻域的快速捕獲的方法，即將接收到的GPS信號(hào)先利用快速傅立葉變換(FFT)變換到頻域，在頻域完成相應(yīng)的運(yùn)算后，再利用傅立葉反變換(IFFT)變換到時(shí)域。從而大大減少了計(jì)算量，加快了信號(hào)捕獲的速度，提高了捕獲性能。 3.在C/A碼跟蹤部分，本文采用了非相干延遲鎖定環(huán)對(duì)C/A碼進(jìn)行跟蹤。來自載波跟蹤環(huán)路的本地載波將輸入的信號(hào)變成基帶信號(hào)，然后分別和本地碼的三個(gè)不同相位序列進(jìn)行相乘，將相乘結(jié)果進(jìn)行累加，經(jīng)過處理將得到碼相位和當(dāng)前的載波頻率送到載波跟蹤環(huán)路。 4.載波跟蹤環(huán)，本文采用的是科斯塔斯環(huán)。載波跟蹤環(huán)和碼跟蹤環(huán)在結(jié)構(gòu)上相似，故本文只對(duì)關(guān)鍵的載波NCO進(jìn)行了仿真。本文的創(chuàng)新點(diǎn)主要是使用FPGA對(duì)整個(gè)GPS信號(hào)的捕獲及C/A碼的跟蹤進(jìn)行設(shè)計(jì)。此外，根據(jù)FPGA的特點(diǎn)，在不改變外部硬件設(shè)計(jì)的前提下，改變相應(yīng)的IP核或相關(guān)的VHDL程序就可對(duì)系統(tǒng)進(jìn)行各種優(yōu)化設(shè)計(jì)，以適應(yīng)不同類型的GPS接收機(jī)的不同功能。

標(biāo)簽： FPGA GPS 信號(hào)

上傳時(shí)間： 2013-06-27

上傳用戶：哇哇哇哇哇
基于FPGA的回波抵消器設(shè)計(jì)與實(shí)現(xiàn)

回波抵消器在免提電話、無線產(chǎn)品、IP電話、ATM語音服務(wù)和電話會(huì)議等系統(tǒng)中，都有著重要的應(yīng)用。在不同應(yīng)用場(chǎng)合對(duì)回波抵消器的要求并不完全相同，本文主要研究應(yīng)用于電話系統(tǒng)中的電回波抵消器。電回波是由于語音信號(hào)在電話網(wǎng)中傳輸時(shí)由于阻抗不匹配而產(chǎn)生的。傳統(tǒng)回波抵消器主要是基于通用DSP處理器實(shí)現(xiàn)的，這種回波抵消器在系統(tǒng)實(shí)時(shí)性要求不高的場(chǎng)合能很好的滿足回波抵消的性能要求，但是在實(shí)時(shí)性要求較高的場(chǎng)合，其處理速度等性能方面已經(jīng)不能滿足系統(tǒng)高速、實(shí)時(shí)的需要。現(xiàn)代大容量、高速度的FPGA的出現(xiàn)，克服了上訴方案的諸多不足。用FPGA來實(shí)現(xiàn)數(shù)字信號(hào)處理可以很好地解決并行性和速度問題，且其靈活的可配置特性使得FPGA構(gòu)成的DSP系統(tǒng)非常易于修改、測(cè)試和硬件升級(jí)。本文研究目標(biāo)是如何在FPGA芯片上實(shí)現(xiàn)回波抵消器，完成的主要工作有： (1)深入研究了回波抵消器各模塊算法，包括自適應(yīng)濾波算法、遠(yuǎn)端檢測(cè)算法、雙講檢測(cè)算法、NLP算法、舒適噪聲產(chǎn)生算法，并實(shí)現(xiàn)了這些算法的C程序。 (2)深入研究了回波抵消器基于FPGA的設(shè)計(jì)流程與實(shí)現(xiàn)方法，并利用硬件描述語言Verilog HDL實(shí)現(xiàn)了各部分算法。 (3)在OuartusⅡ和ModelSim仿真環(huán)境下對(duì)該系統(tǒng)進(jìn)行模塊級(jí)和系統(tǒng)級(jí)的功能仿真、時(shí)序仿真和驗(yàn)證。并在FPGA硬件平臺(tái)上實(shí)現(xiàn)了該系統(tǒng)。 (4)根據(jù)ITU-T G．168的標(biāo)準(zhǔn)和建議，對(duì)設(shè)計(jì)進(jìn)行了大量的主、客測(cè)試，各項(xiàng)測(cè)試結(jié)果均達(dá)到或優(yōu)于G．168的要求。

標(biāo)簽： FPGA 回波抵消器

上傳時(shí)間： 2013-06-23

上傳用戶：123啊
基于FPGA的精確時(shí)鐘同步方法研究

在工業(yè)控制領(lǐng)域，多種現(xiàn)場(chǎng)總線標(biāo)準(zhǔn)共存的局面從客觀上促進(jìn)了工業(yè)以太網(wǎng)技術(shù)的迅速發(fā)展，國際上已經(jīng)出現(xiàn)了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多種工業(yè)以太網(wǎng)協(xié)議。將傳統(tǒng)的商用以太網(wǎng)應(yīng)用于工業(yè)控制系統(tǒng)的現(xiàn)場(chǎng)設(shè)備層的最大障礙是以太網(wǎng)的非實(shí)時(shí)性，而實(shí)現(xiàn)現(xiàn)場(chǎng)設(shè)備間的高精度時(shí)鐘同步是保證以太網(wǎng)高實(shí)時(shí)性的前提和基礎(chǔ)。 IEEE 1588定義了一個(gè)能夠在測(cè)量和控制系統(tǒng)中實(shí)現(xiàn)高精度時(shí)鐘同步的協(xié)議——精確時(shí)間協(xié)議(Precision Time Protocol)。PTP協(xié)議集成了網(wǎng)絡(luò)通訊、局部計(jì)算和分布式對(duì)象等多項(xiàng)技術(shù)，適用于所有通過支持多播的局域網(wǎng)進(jìn)行通訊的分布式系統(tǒng)，特別適合于以太網(wǎng)，但不局限于以太網(wǎng)。PTP協(xié)議能夠使異質(zhì)系統(tǒng)中各類不同精確度、分辨率和穩(wěn)定性的時(shí)鐘同步起來，占用最少的網(wǎng)絡(luò)和局部計(jì)算資源，在最好情況下能達(dá)到系統(tǒng)級(jí)的亞微級(jí)的同步精度。基于PC機(jī)軟件的時(shí)鐘同步方法，如NTP協(xié)議，由于其實(shí)現(xiàn)機(jī)理的限制，其同步精度最好只能達(dá)到毫秒級(jí)；基于嵌入式軟件的時(shí)鐘同步方法，將時(shí)鐘同步模塊放在操作系統(tǒng)的驅(qū)動(dòng)層，其同步精度能夠達(dá)到微秒級(jí)。現(xiàn)場(chǎng)設(shè)備間微秒級(jí)的同步精度雖然已經(jīng)能滿足大多數(shù)工業(yè)控制系統(tǒng)對(duì)設(shè)備時(shí)鐘同步的要求，但是對(duì)于運(yùn)動(dòng)控制等需求高精度定時(shí)的系統(tǒng)來說，這仍然不夠。基于嵌入式軟件的時(shí)鐘同步方法受限于操作系統(tǒng)中斷響應(yīng)延遲時(shí)間不一致、晶振頻率漂移等因素，很難達(dá)到亞微秒級(jí)的同步精度。本文設(shè)計(jì)并實(shí)現(xiàn)了一種基于FPGA的時(shí)鐘同步方法，以IEEE 1588作為時(shí)鐘同步協(xié)議，以Ethernet作為底層通訊網(wǎng)絡(luò)，以嵌入式軟件形式實(shí)現(xiàn)TCP/IP通訊，以數(shù)字電路形式實(shí)現(xiàn)時(shí)鐘同步模塊。這種方法充分利用了FPGA的特點(diǎn)，通過準(zhǔn)確捕獲報(bào)文時(shí)間戳和動(dòng)態(tài)補(bǔ)償晶振頻率漂移等手段，相對(duì)于嵌入式軟件時(shí)鐘同步方法實(shí)現(xiàn)了更高精度的時(shí)鐘同步，并通過實(shí)驗(yàn)驗(yàn)證了在以集線器互連的10Mbps以太網(wǎng)上能夠達(dá)到亞微秒級(jí)的同步精度。

標(biāo)簽： FPGA 時(shí)鐘同步方法研究

上傳時(shí)間： 2013-07-28

上傳用戶：heart520beat
基于FPGA的數(shù)字視頻光纖傳輸系統(tǒng)

隨著計(jì)算機(jī)技術(shù)和通信技術(shù)的迅速發(fā)展，數(shù)字視頻在信息社會(huì)中發(fā)揮著越來越重要的作用，視頻傳輸系統(tǒng)已經(jīng)被廣泛應(yīng)用于交通管理、工業(yè)監(jiān)控、廣播電視、銀行、商場(chǎng)等多個(gè)領(lǐng)域。同時(shí)，F(xiàn)PGA單片規(guī)模的不斷擴(kuò)大，在FPGA芯片內(nèi)部實(shí)現(xiàn)復(fù)雜的數(shù)字信號(hào)處理系統(tǒng)也成為現(xiàn)實(shí)，因此采用FPGA實(shí)現(xiàn)視頻壓縮和傳輸已成為一種最佳選擇。本文將視頻壓縮技術(shù)和光纖傳輸技術(shù)相結(jié)合，設(shè)計(jì)了一種基于無損壓縮算法的多路數(shù)字視頻光纖傳輸系統(tǒng)，系統(tǒng)利用時(shí)分復(fù)用和無損壓縮技術(shù)，采用串行數(shù)字視頻傳輸?shù)姆绞剑稍谝桓饫w中同時(shí)傳輸8路以上視頻信號(hào)。系統(tǒng)在總體設(shè)計(jì)時(shí)，確定了基于FPGA的設(shè)計(jì)方案，采用ADI公司的AD9280和AD9708芯片實(shí)現(xiàn)A/D轉(zhuǎn)換和D/A轉(zhuǎn)換，在FPGA里實(shí)現(xiàn)系統(tǒng)的時(shí)分復(fù)用/解復(fù)用、視頻數(shù)據(jù)壓縮/解壓縮和線路碼編解碼，利用光收發(fā)一體模塊實(shí)現(xiàn)電光轉(zhuǎn)換和光電轉(zhuǎn)換。視頻壓縮采用LZW無損壓縮算法，用Verilog語言設(shè)計(jì)了壓縮模塊和解壓縮模塊，利用Xilinx公司的IP核生成工具Core Generator生成FIFO來緩存壓縮/解壓縮單元的輸入輸出數(shù)據(jù)，光纖線路碼采用CIMT碼，設(shè)計(jì)了編解碼模塊，解碼過程中，利用數(shù)字鎖相環(huán)來實(shí)現(xiàn)發(fā)射與接收的幀同步，在ISE8.2和Modelsim仿真環(huán)境下對(duì)FPGA模塊進(jìn)行了功能仿真和時(shí)序仿真，并在Spartan-3E開發(fā)板和視頻擴(kuò)展板上完成了系統(tǒng)的硬件調(diào)試與驗(yàn)證工作，實(shí)驗(yàn)證明，系統(tǒng)工作穩(wěn)定，圖像清晰，實(shí)時(shí)傳輸效果好，可用于交通、安防、工業(yè)監(jiān)控等多個(gè)領(lǐng)域。本文將視頻壓縮和線路碼編解碼在FPGA里實(shí)現(xiàn)，利用FPGA的并行處理優(yōu)勢(shì)，大大提高了系統(tǒng)的處理速度，使系統(tǒng)具有集成度高、靈活性強(qiáng)、調(diào)試方便、抗干擾能力強(qiáng)、易于升級(jí)等特點(diǎn)。

標(biāo)簽： FPGA 數(shù)字視頻光纖傳輸系統(tǒng)

上傳時(shí)間： 2013-04-24

上傳用戶：gzming
四路同步數(shù)據(jù)采集和處理系統(tǒng)的設(shè)計(jì)

數(shù)字信號(hào)處理是信息科學(xué)中近幾十年來發(fā)展最為迅速的學(xué)科之一。常用的實(shí)現(xiàn)高速數(shù)字信號(hào)處理的器件有DSP和FPGA。FPGA具有集成度高、邏輯實(shí)現(xiàn)能力強(qiáng)、速度快、設(shè)計(jì)靈活性好等眾多優(yōu)點(diǎn)，尤其在并行信號(hào)處理能力方面比DSP更具優(yōu)勢(shì)。在信號(hào)處理領(lǐng)域，經(jīng)常需要對(duì)多路信號(hào)進(jìn)行采集和實(shí)時(shí)處理，為解決這一問題，本文設(shè)計(jì)了基于FPGA的數(shù)據(jù)采集和處理系統(tǒng)。本文首先介紹數(shù)字信號(hào)處理系統(tǒng)的組成和數(shù)字信號(hào)處理的優(yōu)點(diǎn)，然后通過FFT算法的比較選擇和硬件實(shí)現(xiàn)方案的比較選擇，進(jìn)行總體方案的設(shè)計(jì)。在硬件方面，特別討論了信號(hào)調(diào)理模塊、模數(shù)轉(zhuǎn)換模塊、FPGA芯片配置等功能模塊的設(shè)計(jì)方案和硬件電路實(shí)現(xiàn)方法。信號(hào)處理單元的設(shè)計(jì)以Xilinx ISE為軟件平臺(tái)，采用VHDL和IP核的方法，設(shè)計(jì)了時(shí)鐘產(chǎn)生模塊、數(shù)據(jù)滑動(dòng)模塊、FFT運(yùn)算模塊、求模運(yùn)算模塊、信號(hào)控制模塊，完成信號(hào)處理單元的設(shè)計(jì)，并采用ModelSim仿真工具進(jìn)行相關(guān)的時(shí)序仿真。最后利用MATLAB對(duì)設(shè)計(jì)進(jìn)行驗(yàn)證，達(dá)到技術(shù)指標(biāo)要求。

標(biāo)簽： 同步數(shù)據(jù)采集處理系統(tǒng)

上傳時(shí)間： 2013-07-07

上傳用戶：小火車?yán)怖怖?/p>