VC++與MATLAB混合編程及其應用 摘 要 本文詳述了在VC++6.0編譯環境下如何利用Matlab來實現應用系統的設計和分析，介紹了通過Matlab與VC應用程序連接的常用方法，分析了VC與Matlab的混合編程的步驟，最后通過一個具體實例的實現過程對上述方法進行了應用性介紹。
標簽： MATLAB Matlab VC 6.0
上傳時間： 2015-11-26
上傳用戶：hakim
使用FPGA設計WiMax接收機之OFDM同步硬體電路(內附VHDL code)
標簽： WiMax FPGA OFDM VHDL
上傳時間： 2016-01-22
上傳用戶：zhuyibin
利用matlab語言編寫的水下簡正波分析程序，可計算P
標簽： matlab 語言 編寫 正
上傳時間： 2016-02-23
上傳用戶：er1219
一個可以計算分壓電路的源碼。 可透過輸出與輸入電壓，計算電阻的大小；或透過輸入電壓與電阻，計算最後輸出之電壓
標簽： 分
上傳時間： 2014-12-09
上傳用戶：hoperingcong
是一個用verilog寫成的加法器電路,可把七個元件加起來
標簽： verilog 加法器 元件
上傳時間： 2014-01-07
上傳用戶：zhangzhenyu
使用硬體描述語言HDL 設計硬體電路，臺灣人寫的PPT講義，非常不錯。VHDL硬件設計入門學習。VHDL基本語法架構，VHDL的零件庫(Library)及包裝(Package)等內容。
標簽： HDL
上傳時間： 2014-01-22
上傳用戶：cxl274287265
本書講述了場效應管電路的原理分析，是不可多得的好教材！
標簽： 場效應管 分 電路
上傳時間： 2016-05-06
上傳用戶：愛死愛死
5 bits 的加法器與減法器合併電路之原始程式製作
標簽： bits 加法器 法器 程式
上傳時間： 2016-05-18
上傳用戶：ippler8
verilog除頻器可用於編碼段運用可以穩定電路設計
標簽： verilog
上傳時間： 2013-12-26
上傳用戶：372825274
利用ecxel中vba計算了時間序列譜分析，具有很好指導意義對于使用vba編程者來說
標簽： ecxel vba 計算 時間序列
上傳時間： 2016-08-27
上傳用戶：來茴
蟲蟲下載站版權所有 京ICP備2021023401號-1
