隨著低壓供電系統中感性負荷越來越多，電網對無功電流的需求量急劇增加，為了提高系統供電質量和供電效率，必須對電網進行無功補償。晶閘管投切電容器（TSC）一種簡單易行的補償措施，并已得到廣泛應用。但是長期以來無功補償裝置中的電容器投切開關存在功能單一、使用壽命短、開關沖擊大等不足，這些不足嚴重制約了補償裝置的發展。因此開發大容量快速的集多種功能于一體的電子開關功率單元將是晶閘管投切電容器（TSC）技術中長期研究的主要內容，具有很高的實用價值。 首先，本文回顧了投切開關的發展歷史，并指出它們存在的優點和弊端。闡述了晶閘管投切電容器（TSC）的基本工作原理及主電路的組成和實現手段。 其次，提出功率單元的概念，并介紹了它的組成、功能和作用、對功率單元各個組成部分進行研究，主要包括根據系統電壓和電流選擇晶閘管型號、根據TSC無過渡過程原理的分析來設計過零觸發模塊、利用補償電容上的工作電壓波形設計多功能卡上的工作指示電路、故障檢測電路，根據TSC的保護特點將溫度開關串入到控制信號和冷卻風扇電路，在溫度過高時起到對功率單元的保護作用。然后在理論及設計參數的基礎上制造功率單元。在已有的TSC補償裝置上對功率單元的性能進行實驗，實驗結果表明，論文所設計功率單元能很好的實現投切電容器的作用，還實現各種保護和顯示功能，提高效率和補償效果。 最后，系統地闡述了功率單元作為集成化開關模塊在無功補償領域的優越性，并指出設計中需要完善的地方。
上傳時間： 2013-07-19
上傳用戶：許小華
隨著現代電機技術、現代電力電子技術、微電子技術、控制技術及計算機技術等支撐技術的快速發展，先前困擾著交流伺服系統的電機控制復雜、調速性能差等問題取得了突破性的進展。交流伺服系統的性能日漸提高，價格趨于合理。交流伺服系統取代直流伺服系統尤其是在高精度、高性能要求的伺服驅動領域成了現代伺服控制系統的一個發展趨勢。由于感應電機具有結構堅固，制造容易，價格低廉等優勢，因而感應電機伺服系統具有很好的發展前景，代表了將來交流伺服技術的發展方向。 首先，本文結合大量的文獻資料，總結和分析了當前交流伺服系統的發展現狀，明確了加強開發交流感應電機伺服系統的意義。 其次，深入研究了矢量控制的坐標變換理論和交流感應電機的數學模型。在此基礎闡述了基于轉子磁場定向的矢量控制原理，建立其相應的控制方程。結合空間矢量脈寬調制(SVPWM)的原理，提出了交流伺服系統的控制方案。 再次，本研究以DSP TMS320F2812A為核心控制單元，以一體化智能功率模塊(ASIPM)為功率電路主體，基于模塊化設計原則設計和實現了一臺軟、硬件結合的全數字化控制系統；并對設計中的一些關鍵環節進行了理論研究和實踐探索。 最后，對感應電機伺服系統進行了試驗研究。本文通過實驗分析，驗證了系統設計方案的有效性和可行性，并指出了系統進一步的改進方向。
上傳時間： 2013-06-01
上傳用戶：ligong
近年來，世界各國競相發展綠色可再生能源，太陽能因其潔凈、儲量巨大等優點倍受青睞。在太陽能的各種應用中，光伏發電倍受關注。隨著光伏組件價格的不斷降低和電力電子技術的發展，光伏發電的系統容量和變換設備的轉換效率不斷增加，體積逐漸減小，對光伏發電系統相關設備的設計和制造提出了新的要求。 本文從提高光伏發電系統整體效率的角度出發，以光伏發電系統中電能變換裝置作為研究目標，研究光伏發電中的關鍵性技術之一——光伏陣列的最大功率點跟蹤技術。主要研究適用于光伏發電系統的最大功率點跟蹤變換器的拓撲；研究光伏發電系統的最大功率點跟蹤變換器的控制方法。論文在分析研究光伏電池的工作原理及輸出特性的基礎上，分析研究了幾種基于DC/DC變換器的最大功率跟蹤算法及各自優缺點和適用場合。在拓撲研究方面，分析研究了Buck、Boost和全橋電路應用于光伏發電中的優缺點以及適用的最佳功率等級，并對這三種電路的功率損耗進行分析，通過仿真進行驗證。探討了把軟開關技術、三電平技術應用于光伏發電系統的可行性，并詳細分析了應用于光伏發電系統的移相全橋ZVS DC/DC變換器電路的換流過程。在理論分析的基礎上，論文設計實現了應用移相全橋軟開關DC/DC變換電路作為主電路的MPPT變換器，構建了1000W小型獨立光伏發電系統，進行仿真和實驗，對實驗結果進行損耗分析。證實了移相全橋ZVS DC/DC變換電路作為中小型光伏發電系統的前級變換器，可以在實現太陽能光伏陣列的最大功率點跟蹤的同時，保證開關管實現軟開關，從而提高了系統的轉換效率和功率密度。
上傳時間： 2013-05-23
上傳用戶：huannan88
本課題是應北京奔馳--戴姆勒克萊斯勒汽車制造有限公司的要求而研究的一種射頻信號源。要求能產生并發射音樂調制的射頻信號，用于其車載收音機的性能和接收效果的測試，能使收音機連續搜臺，并且要分多個頻段對其收音機的中波段進行逐臺測試。因為以前的車載收音機都是通過電纜有線連接到其收音機上，但這樣往往得不到實際效果，而且使用麻煩，所以在設計系統時選擇使用無線射頻(調幅)信號源，這樣更容易讓該公司方便使用，系統中還設計了很簡潔的鍵盤和LCD交互界面，使工人操作時很容易上手。 在考慮系統方案的過程中，我們選擇了少有人涉及的丁類放大器作為首選的放大電路，并使用單片機作為控制器。單片機已經是一種很成熟的微處理器，能很方便的產生數字音樂信號。 本論文的安排如下： 首先概述數字功率放大器和射頻的發展及國內外發展情況。 第2章對論文的來源及整體方案做了簡要的介紹。 第3章對單片機數字部分做了詳細的論述，講述了數字信號的產生原理，分頻系數的確定，以及各個硬件的具體功能。 第4章將是本文的重點，論述了數字功率放大部分的數學原理，并詳細介紹了數字功放的原理。現在，數字功率放大器雖然在射頻領域少有具體應用，但數字世界的發展步伐將無法停止，這就要求對原有的傳統意義上的放大電路進行改進，具有一定的創新意義。 第5章對濾波網絡和輸出匹配網絡進行了深入的理論分析和研究，并將研究應用于實際，最終得到了比較滿意的現場效果。 最后一章總結了在實際研究中遇到的問題和解決方法，并對本課題的發展做了總結。
上傳時間： 2013-06-18
上傳用戶：moonkoo7
應用于煤礦、石化等易燃易爆環境的電子設備必須滿足防爆的要求，本質安全型是最佳的防爆形式。本質安全型開關電源具有重量輕、體積小、制造工藝簡單、成本低、安全性能高等優點，因而具有廣闊的發展前景。單端反激變換器是開關變換器的一種基本的拓撲結構，在實際中應用比較廣泛，因此對單端反激變換器進行本質安全特性分析是本質安全開關電源設計的重要基礎。本質安全型開關變換器的設計，主要是對變換器中的儲能元件進行設計，即變換器中的電感和輸出濾波電容進行設計。 本文對變換器的靜態特性進行了深入分析，指出反激變換器存在三種工作模式：CISM-CCM、IISM-CCM和DCM：得出了變換器工作在整個動態范圍內的最大輸出紋波電壓、最大電感電流和最大輸出短路釋放能量。對單端反激變換器的本質安全特性進行了分析，得出輸出本質安全型單端反激變換器的非爆炸判斷方法，并通過安全火花試驗裝置對變換器進行爆炸性試驗，驗證了輸出本安判據的正確性。得出輸出本質安全型單端反激變換器的設計方法，以同時滿足輸出紋波電壓和輸出本安要求作為約束條件，得到了本質安全型單端反激變換器電感、電容參數的設計范圍。給出了具體實例，并進行仿真和試驗研究，仿真和實驗結果驗證了理論分析的正確性和設計方法的可行性。
上傳時間： 2013-06-25
上傳用戶：水中浮云
隨著中國二代導航系統的建設，衛星導航的應用將普及到各個行業，具有自主知識產權的衛星導航接收機的研究與設計是該領域的一個研究熱點。在接收機的設計中，對于成熟技術將利用ASIC芯片進行批量生產，該芯片是專用芯片，一旦制造成型不能改變。但是對于正在研究的接收機技術，特別是在需要利用接收機平臺進行提高接收機性能研究時，利用FPGA通用可編程門陣列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，進行批量生產。本課題就是基于FPGA研究GPS并行捕獲技術的硬件電路，著重進行了其中一個捕獲通道的設計和實現。 GPS信號捕獲時間是影響GPS接收機性能的一個關鍵因素，尤其是在高動態和實時性要求高的應用中或者對弱GPS信號的捕獲方面。因此，本文在滑動相關法基礎上引出了基于FFT的并行快速捕獲方法，采用自頂向下的方法對系統進行總體功能劃分和結構設計，并采用自底向上的方法對系統進行功能實現和驗證。 本課題以Xilinx公司的Spartan3E開發板為硬件開發平臺，以ISE9.2i為軟件開發平臺，采用Verilog HDL編程實現該系統。并利用Nemerix公司的GPS射頻芯片NJ1006A設計制作了GPS中頻信號產生平臺。該平臺可實時地輸出采樣頻率為16.367MHz的GPS數字中頻信號。 本課題主要是基于采樣率變換和FFT實現對GPS C/A碼的捕獲。該算法利用平均采樣的方法，將信號的采樣率降低到1.024 MHz，在低采樣率下利用成熟的1024點FFT IP核對C/A碼進行粗捕，給出GPS信號的碼相位(精度大約為1/4碼片)和載波的多普勒頻率，符合GPS后續跟蹤的要求。 同時，由于FFT算法是以資源換取時間的方法來提高GPS捕獲速度的，所以在設計時，合理地采用FPGA設計思想與技巧優化系統。基于實用性的要求，詳細的給出了基于FFT的GPS并行捕獲各個模塊的實現原理、實現結構以及仿真結果。并達到降低系統硬件資源，能夠快速、高效地實現對GPS C/A碼捕獲的要求。 本研究是導航研究所承擔的國家863課題“利用多徑信號提高GNSS接收機性能的新技術研究”中關于接收機信號捕獲算法的一部分，對接收機的設計具有一定的參考價值。
上傳時間： 2013-07-22
上傳用戶：user08x
現場可編程門陣列(FPGA，Field Programmable Gate Array)是可編程邏輯器件的一種，它的出現是隨著微電子技術的發展，設計與制造集成電路的任務已不完全由半導體廠商來獨立承擔。系統設計師們更愿意自己設計專用集成電路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的設計周期盡可能短，最好是在實驗室里就能設計出合適的ASIC芯片，并且立即投入實際應用之中。現在，FPGA已廣泛地運用于通信領域、消費類電子和車用電子。 本文中涉及的I/O端口模塊是FPGA中最主要的幾個大模塊之一，它的主要作用是提供封裝引腳到CLB之間的接口，將外部信號引入FPGA內部進行邏輯功能的實現并把結果輸出給外部電路，并且根據需要可以進行配置來支持多種不同的接口標準。FPGA允許使用者通過不同編程來配置實現各種邏輯功能，在IO端口中它可以通過選擇配置方式來兼容不同信號標準的I/O緩沖器電路。總體而言，可選的I/O資源的特性包括：IO標準的選擇、輸出驅動能力的編程控制、擺率選擇、輸入延遲和維持時間控制等。 本文是關于FPGA中多標準兼容可編程輸入輸出電路(Input/Output Block)的設計和實現，該課題是成都華微電子系統有限公司FPGA大項目中的一子項，目的為在更新的工藝水平上設計出能夠兼容單端標準的I/O電路模塊；同時針對以前設計的I/O模塊不支持雙端標準的缺點，要求新的電路模塊中擴展出雙端標準的部分。文中以低壓雙端差分標準(LVDS)為代表構建雙端標準收發轉換電路，與單端標準比較，LVDS具有很多優點： (1)LVDS傳輸的信號擺幅小，從而功耗低，一般差分線上電流不超過4mA，負載阻抗為100Ω。這一特征使它適合做并行數據傳輸。 (2)LVDS信號擺幅小，從而使得該結構可以在2.5V的低電壓下工作。 (3)LVDS輸入單端信號電壓可以從0V到2.4V變化，單端信號擺幅為400mV，這樣允許輸入共模電壓從0.2V到2.2V范圍內變化，也就是說LVDS允許收發兩端地電勢有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工藝，輔助Xilinx公司FPGA開發軟件ISE，設計完成了可以用于Virtex系列各低端型號FPGA的IOB結構，它有靈活的可配置性和出色的適應能力，能支持大量的I/O標準，其中包括單端標準，也包括雙端標準如LVDS等。它具有適應性的優點、可選的特性和考慮到被文件描述的硬件結構特征，這些特點可以改進和簡化系統級的設計，為最終的產品設計和生產打下基礎。設計中對包括20種IO標準在內的各電器參數按照用戶手冊描述進行仿真驗證，性能參數已達到預期標準。
上傳時間： 2013-05-15
上傳用戶：shawvi
便攜式B型超聲診斷儀具有無創傷、簡便易行、相對價廉等優勢，在臨床中越來越得到廣泛的應用。它將超聲波技術、微電子技術、計算機技術、機械設計與制造及生物醫學工程等技術融合在一起。開展該課題的研究對提高臨床診斷能力和促進我國醫療事業的發展具有重要的意義。 便攜式B型超聲診斷儀由人機交互系統、探頭、成像系統、顯示系統構成。其基本工作過程是：首先人機交互系統接收到用戶通過鍵盤或鼠標發出的命令，然后成像系統根據命令控制探頭發射超聲波，并對回波信號處理、合成圖像，最后通過顯示系統完成圖像的顯示。 成像系統作為便攜式B型超聲診斷儀的核心對圖像質量有決定性影響，但以前研制的便攜式B型超聲診斷儀的成像系統在三個方面存在不足：第一、采用的是單片機控制步進電機，控制精度不高，導致成像系統采樣不精確；第二、采用的數字掃描變換算法太粗糙，影響超聲圖像的分辨率；第三、它的CPU多采用的是51系列單片機，測量速度太慢，同時也不便于系統升級和擴展。 針對以上不足，提出了基于FPGA的B型超聲成像系統解決方案，采用Altera公司的EP2C5Q208C8芯片實現了步進電機步距角的細分，使電機旋轉更勻速，提高了采樣精度；提出并采用DSTI-ULA算法（Uniform Ladder Algorithm based on Double Sample and Trilinear Interotation）在FPGA內實現數字掃描變換，提高了圖像分辨率；人機交互系統采用S3C2410-AL作為CPU，改善了測量速度和系統的擴展性。 通過對系統硬件電路的設計、制作，軟件的編寫、調試，結果表明，本文所設計的便攜式B型超聲成像系統圖像分辨率高、測量速度快、體積小、操作方便。本文所設計的便攜式B型超聲診斷儀可在野外作業和搶險（諸如地震、抗洪）中發揮作用，同時也可在鄉村診所中完成對相關疾病的診斷工作。
上傳時間： 2013-05-18
上傳用戶：helmos
隨著半導體制造技術不斷的進步，SOC(System On a Chip)是未來IC產業技術研究關注的重點。由于SOC設計的日趨復雜化，芯片的面積增大，芯片功能復雜程度增大，其設計驗證工作也愈加繁瑣。復雜ASIC設計功能驗證已經成為整個設計中最大的瓶頸。 使用FPGA系統對ASIC設計進行功能驗證，就是利用FPGA器件實現用戶待驗證的IC設計。利用測試向量或通過真實目標系統產生激勵，驗證和測試芯片的邏輯功能。通過使用FPGA系統，可在ASIC設計的早期，驗證芯片設計功能，支持硬件、軟件及整個系統的并行開發，并能檢查硬件和軟件兼容性，同時還可在目標系統中同時測試系統中運行的實際軟件。FPGA仿真的突出優點是速度快，能夠實時仿真用戶設計所需的對各種輸入激勵。由于一些SOC驗證需要處理大量實時數據，而FPGA作為硬件系統，突出優點是速度快，實時性好。可以將SOC軟件調試系統的開發和ASIC的開發同時進行。 此設計以ALTERA公司的FPGA為主體來構建驗證系統硬件平臺，在FPGA中通過加入嵌入式軟核處理器NIOS II和定制的JTAG(Joint Test ActionGroup)邏輯來構建與PC的調試驗證數據鏈路，并采用定制的JTAG邏輯產生測試向量，通過JTAG控制SOC目標系統，達到對SOC內部和其他IP(IntellectualProperty)的在線測試與驗證。同時，該驗證平臺還可以支持SOC目標系統后續軟件的開發和調試。 本文介紹了芯片驗證系統，包括系統的性能、組成、功能以及系統的工作原理；搭建了基于JTAG和FPGA的嵌入式SOC驗證系統的硬件平臺，提出了驗證系統的總體設計方案，重點對驗證系統的數據鏈路的實現進行了闡述；詳細研究了嵌入式軟核處理器NIOS II系統，并將定制的JTAG邏輯與處理器NIOS II相結合，構建出調試與驗證數據鏈路；根據芯片驗證的要求，設計出軟核處理器NIOS II系統與PC建立數據鏈路的軟件系統，并完成芯片在線測試與驗證。 本課題的整體任務主要是利用FPGA和定制的JTAG掃描鏈技術，完成對國產某型DSP芯片的驗證與測試，研究如何構建一種通用的SOC芯片驗證平臺，解決SOC驗證系統的可重用性和驗證數據發送、傳輸、采集的實時性、準確性、可測性問題。本文在SOC驗證系統在芯片驗證與測試應用研究領域，有較高的理論和實踐研究價值。
上傳時間： 2013-05-25
上傳用戶：ccsp11
文章開篇提出了開發背景。認為現在所廣泛應用的開關電源都是基于傳統的分立元件組成的。它的特點是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低，對不同的客戶要求來“量身定做”不同的產品，同時幾乎沒有通用性和可移植性。在電子技術飛速發展的今天，這種傳統的模擬開關電源已經很難跟上時代的發展步伐。 隨著DSP、ASIC等電子器件的小型化、高速化，開關電源的控制部分正在向數字化方向發展。由于數字化，使開關電源的控制部分的智能化、零件的共通化、電源的動作狀態的遠距離監測成為了可能，同時由于它的智能化、零件的共通化使得它能夠靈活地應對不同客戶的需求，這就降低了開發周期和成本。依靠現代數字化控制和數字信號處理新技術，數字化開關電源有著廣闊的發展空間。 在數字化領域的今天，最后一個沒有數字化的堡壘就是電源領域。近年來，數字電源的研究勢頭與日俱增，成果也越來越多。雖然目前中國制造的開關電源占了世界市場的80％以上，但都是傳統的比較低端的模擬電源。高端市場上幾乎沒有我們份額。 本論文研究的主要內容是在傳統開關電源模擬調節器的基礎上，提出了一種新的數字化調節器方案，即基于DSP和FPGA的數字化PID調節器。論文對系統方案和電路進行了較為具體的設計，并通過測試取得了預期結果。測試證明該方案能夠適合本行業時代發展的步伐，使系統電路更簡單，精度更高，通用性更強。同時該方案也可用于相關領域。 本文首先分析了國內外開關電源發展的現狀，以及研究數字化開關電源的意義。然后提出了數字化開關電源的總體設計框圖和實現方案，并與傳統的開關電源做了較為詳細的比較。本論文的設計方案是采用DSP技術和FPGA技術來做數字化PID調節，通過數字化PID算法產生PWM波來控制斬波器，控制主回路。從而取代傳統的模擬PID調節器，使電路更簡單，精度更高，通用性更強。傳統的模擬開關電源是將電流電壓反饋信號做PID調節后--分立元器件構成，采用專用脈寬調制芯片實現PWM控制。電流反饋信號來自主回路的電流取樣，電壓反饋信號來自主回路的電壓采樣。再將這兩個信號分別送至電流調節器和電壓調節器的反相輸入端，用來實現閉環控制。同時用來保證系統的穩定性及實現系統的過流過壓保護、電流和電壓值的顯示。電壓、電流的給定信號則由單片機或電位器提供。再次，文章對各個模塊從理論和實際的上都做了仔細的分析和設計，并給出了具體的電路圖，同時寫出了軟件流程圖以及設計中應該注意的地方。整個系統由DSP板和ADC板組成。DSP板完成PWM生成、PID運算、環境開關量檢測、環境開關量生成以及本地控制。ADC板主要完成前饋電壓信號采集、負載電壓信號采集、負載電流信號采集、以及對信號的一階數字低通濾波。由于整個系統是閉環控制系統，要求采樣速率相當高。本系統采用FPGA來控制ADC，這樣就避免了高速采樣占用系統資源的問題，減輕了DSP的負擔。DSP可以將讀到的ADC信號做PID調節，從而產生PWM波來控制逆變橋的開關速率，從而達到閉環控制的目的。 最后，對數字化開關電源和模擬開關電源做了對比測試，得出了預期結論。同時也提出了一些需要改進的地方，認為該方案在其他相關行業中可以廣泛地應用。模擬控制電路因為使用許多零件而需要很大空間，這些零件的參數值還會隨著使用時間、溫度和其它環境條件的改變而變動并對系統穩定性和響應能力造成負面影響。數字電源則剛好相反，同時數字控制還能讓硬件頻繁重復使用、加快上市時間以及減少開發成本與風險。在當前對產品要求體積小、智能化、共通化、精度高和穩定度好等前提條件下，數字化開關電源有著廣闊的發展空間。本系統來基本上達到了設計要求。能夠滿足較高精度的設計要求。但對于高精度數字化電源，系統還有值得改進的地方，比如改進主控器，提高參考電壓的精度，提高采樣器件的精度等，都可以提高系統的精度。 本系統涉及電子、通信和測控等技術領域，將數字PID算法與電力電子技術、通信技術等有機地結合了起來。本系統的設計方案不僅可以用在電源控制器上，只要是相關的領域都可以采用。
上傳時間： 2013-06-29
上傳用戶：dreamboy36
