國家863項目“飛行控制計算機系統FC通信卡研制”的任務是研究設計符合CPCI總線標準的FC通信卡。本課題是這個項目的進一步引伸，用于設計SCI串行通信接口，以實現環上多計算機系統間的高速串行通信。 本文以此項目為背景，對基于FPGA的SCI串行通信接口進行研究與實現。論文先概述SCI協議，接著對SCI串行通信接口的兩個模塊：SCI節點模型模塊和CPCI總線接口模塊的功能和實現進行了詳細的論述。 SCI節模型包含Aurora收發模塊、中斷進程、旁路FIFO、接受和發送存儲器、地址解碼、MUX。在SCI節點模型的實現上，利用FPGA內嵌的RocketIO高速串行收發器實現主機之間的高速串行通信，并利用Aurora IP核實現了Aurora鏈路層協議；設計一個同步FIFO實現旁路FIFO；利用FPGA上的塊RAM實現發送和接收存儲器；中斷進程、地址解碼和多路復合分別在控制邏輯中實現。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個部分。本課題中，采用FPGA+PCI軟核的方法來實現CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負責對PCI核進行配置，得到用戶需要的PCI核；用戶邏輯模塊負責實現整個通信接口具體的內部邏輯功能；并引入中斷機制來提高SCI通信接口與主機之間數據交換的速率。 設計選用硬件描述語言VerilogHDL和VHDL，在開發工具Xilinx ISE7.1中完成整個系統的設計、綜合、布局布線，利用Modelsim進行功能及時序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅動程序，用VC++6.0編寫相應的測試應用程序。最后，將FPGA設計下載到FC通信卡中運行，并利用ISE內嵌的ChipScope Pro虛擬邏輯分析儀對設計進行驗證，運行結果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進一步完善的地方。
上傳時間： 2013-04-24
上傳用戶：竺羽翎2222
隨著TD—SCDMA技術的不斷發展，TD—SCDMA系統產品也逐步成熟并隨之完善。產品家族日益豐富，室內型宏基站、室外型宏基站、分布式基站(BBU+RRU)、微基站等系列化基站產品逐步問世，可以滿足不同場景的建網需求。而分布式基站(BBU+RRU)越來越多地受到業界的關注和重視。 本文主要從TD—SCDMA頻點拉遠系統(RRU)和軟件無線電技術的發展入手，重點研究TD—SCDMA頻點拉遠系統的FPGA設計與實現。TD—SCDMA通信系統通過靈活分配不同的上下行時隙，實現業務的不對稱性，但是多路數字中頻所構成的系統成本高和控制的復雜性，以及TDD雙工模式下，系統的峰均比隨時隙數增加而增加，對整個頻點拉遠系統的前端放大器線性輸入提出了很高的要求。TD—SCDMA系統使用軟件無線電平臺，一方面軟件算法可以有效保證時隙分配的準確性，保證對前端控制器的開關控制，以及對上下行功率讀取計算和子幀的靈活提取，另一方面靈活的DUC/CFR算法可以有效的提高頻帶利用率和抗干擾能力，有效的控制TDD系統的峰均比，有效降低系統對前端放大器線性輸出能力的要求。 本文主要研究軟件無線電中DUC和CFR的關鍵技術以及FPGA實現，DUC主要由3倍FIR內插成型濾波器、2倍插值補償濾波器以及5級CIC濾波器級聯組成；而CFR主要采用類似基帶削峰的加窗濾波的中頻削峰算法，可以降低相鄰信道的溢出，更有效的降低CF值。將DUC/CFR以單片FPGA實現，能很好提高RRU性能，減少其硬件結構，降低成本，降低功耗，增加外部環境的穩定性。
上傳時間： 2013-07-20
上傳用戶：rishian
圖像采集系統是數字圖像信號處理過程中不可缺少的重要部分，它將前端相機所捕獲的模擬信號轉化為數字信號，或者直接從數字相機中獲取數字信號，然后通過高速的計算機總線傳回計算機，憑借計算機的強大的運算、數據存儲與處理等操作能力，可以方便快捷地對信號進行分析處理，具有人機友好、功能靈活、可移植性強等優點。隨著對數據傳送速度要求的提高，PCI總線以其高的數據傳輸率，即插即用，低功耗等眾多優點，得到廣泛的應用。本文針對PCI總線接口電路使用的廣泛性，介紹了PLX公司橋接芯片PCI9054主模式的工作原理和中斷機制，采用可編程邏輯器件FPGA實現與PCI9054的本地接口的信號轉換，給出了邏輯實現方案和仿真圖。本文針對FPGA中各功能模塊的邏輯設計進行了詳細分析，并對每個模塊都給出了精確的仿真結果。同時，文中還在其它章節詳細介紹了系統的硬件電路設計、并行接口設計、PCI接口設計、PC端控制軟件設計以及用于調試過程中的SignalTapⅡ嵌入式邏輯分析儀的使用方法，并且也對系統的仿真結果和測試結果給出了分析及討論。最后還附上了系統的PCB版圖、FPGA邏輯設計圖、實物圖及注釋詳細的相關源程序清單。在文章的軟件設計部分介紹了WinDriver驅動開發工具，利用WinDriver工具，在WindowsXP系統下實現設備的驅動程序開發，完成主模式數據傳輸和設備中斷的功能。
上傳時間： 2013-06-09
上傳用戶：
隨著計算機技術的突飛猛進以及移動通訊技術在日常生活中的不斷深入，數據采集不斷地向多路、高速、智能化的方向發展。本文針對此需求，實現了一種應用FPGA的多路、高速的數據采集系統，從而為測量儀器提供良好的采集數據。 本文設計了一種基于AD+FPGA+DSP的多路數據采集處理系統，針對此系統設計了基于AD9446的模數轉換采集板，再將模數轉換采集板的數據傳送至基于FPGA的采集控制模塊進行數據的壓縮以及緩沖存儲，最后由DSP調入數據進行數據的處理。本文的設計主要分為兩部分，一部分為模數轉換采集板的設計與調試，另一部分為采集控制模塊的設計與仿真。 經設計與調試，模數轉換模塊可為系統提供穩定可靠的數據，能穩定工作在百兆的頻率下；采集控制模塊能實時地完成數據壓縮與數據緩沖，并能通過時鐘管理模塊來控制前端AD的采樣，該模塊也能穩定工作在百兆的頻率下。該系統為多路、高速的數據采集系統，并能穩定工作，從而能滿足電子測量儀器的要求。關鍵詞：數據采集；FPGA；AD9446
上傳時間： 2013-06-04
上傳用戶：zzy7826
軟件無線電(Software Radio)具有高度靈活性、開放性，很容易實現與現有和未來多種電臺的兼容，能最大限度的滿足了互聯互通的要求。而基于多相濾波器組的信道化軟件無線電接收技術以其固有的全概率接收、降采樣速率以及其大幅提高運算速率的能力越來越受到重視。本文主要研究了基于現場可編程門陣列(FPGA)的軟件無線電信道化中頻接收技術設計與實現。 首先介紹了軟件無線電的基本概念以及其發展狀況，深入討論了軟件無線電的基本理論，主要介紹了設計中所用到的帶通采樣技術、信號的抽取技術與多相濾波技術。 然后簡要介紹了信道化中頻接收機的射頻(Radio Frequency，RF)前端接收技術，設置寬中頻超外差接收機射頻前端的設計指標，給出了改進的實信號濾波器組低通型實現結構，并依此推導和建立了實信號多相濾波器組信道化中頻接收機的數學模型。 最后基于EP1S80開發平臺實現了實信號多相濾波器組信道化的中頻接收機。給出了多相濾波器、抽取運算、FFT運算、信道劃分以及復乘運算的設計方案。仿真結果表明，該接收機能夠實現對中頻信號的正確接收，驗證了系統設計的可行性。
上傳時間： 2013-05-24
上傳用戶：wyaqy
本文主要研究了認知無線電頻譜感知功能的關鍵技術以及硬件實現方法。首先，提出了認知無線電頻譜感知功能的硬件實現框圖，包括射頻前端部分和數字信號處理部分，接著簡單介紹了射頻前端電路的功能與特性，最后重點介紹了數字信號處理部分的FPGA實現與驗證過程。 數字處理部分主要實現寬帶信號的短時傅立葉分析，將中頻寬帶數字信號通過基于多相濾波器組的下變頻模塊，實現并行多通道的數字下變頻，然后對每個信道進行重疊加窗處理，最后再做快速傅立葉分析(FFT)，從而得到信號的時頻關系。整個系統主要包括：延時抽取模塊、多相濾波器模塊、32點開關式流水線FFT模塊、滑動窗緩沖區、256點流水線FFT模塊等。 本設計采用Verilog HDL硬件描述語言進行設計，基于Xilinx公司的Virtex-4XC4VSX35芯片。整個系統采用全同步設計，可穩定工作于200MHz，其分析帶寬高達65MHz，具有很高的使用價值。
上傳時間： 2013-07-09
上傳用戶：liuchee
擴頻通信系統與常規的通信系統相比，具有很強的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優點。在近年來得到了迅速的發展。本論文主要討論和實現了基于FPGA的直接序列擴頻信號的解擴解調處理。論文對該直擴通信系統和FPGA設計方法進行了相關研究，最后用Altera公司的最新的FPGA開發平臺Quarus Ⅱ5.0實現了相關設計。 整個系統分為兩個部分，發送部分和接收部分。發送部分主要有串并轉換、差分卷積編碼、PN碼擴頻、QPSK調制、成型濾波等模塊。接收部分主要有前端抗干擾、數字下變頻、解擴解調等模塊。 論文首先介紹了擴頻通信系統的特點以及相關技術的國內外發展現狀，并介紹了本論文的研究思路和內容。 然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結合實際需要，設計了一種零中頻DSSS解調解擴方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數字外差調制的自適應陷波器來進行前端窄帶干擾抑制處理，用基于自適應門限技術的滑動相關捕獲和分時復用單相關器跟蹤來改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環來減少載波提取的算法復雜度，用改進型CORDIC算法實現NCO來方便的進行擴展。 接著，論文給出了系統總體設計和發送及接受子系統的各個功能模塊的實現分析以及在Quartus Ⅱ5.0上的實現細節，給出了仿真結果。 然后論文介紹了整個系統的硬件電路設計和它在真實系統中連機調試所得到的測試結果，結果表明該系統具有性能穩定，靈活性好，生產調試容易，體積小，便于升級等特點并且達到課題各項指標的要求。 最后是對論文工作的一些總結和對今后工作的展望。
上傳時間： 2013-05-23
上傳用戶：磊子226
當前我國正處在從模擬電視系統向數字電視系統的轉型期，數字電視用戶數量激增，其趨勢是在未來的幾年內數字電視將迅速普及。在應用逐漸廣泛的數字電視系統中，監控數字電視服務正成為一種越來越迫切的需要。然而，目前對于數字電視并沒有合適的監測儀器，因此無法及時方便地診斷出現問題的信號以及隔離需要維修的數字化設備。通常只有當電視屏幕上的圖像消失時我們才知道數字信號系統出了問題。幾乎沒有任何線索可以用來找到問題的所在或原因，碼流分析儀器在這種情況下應運而生。目前在數字電視系統的前端，通過監控了解數字視頻廣播(DVB)信號和服務的狀況從而采取措施比通過觀眾的反映而采取措施要主動和及時得多。傳輸流(TS)的測試設備可使技術人員分析碼流的內部情況，它們在決定未來服務質量和客戶滿意度方面將扮演更重要的角色。 本文著重研究了在DVB廣播電視系統中，DVB-ASI信號的解碼、MPEG-2TS的實時檢錯原理和基于現場可編輯門陣列(FPGA)的實現方法。文章首先闡述了數字電視系統的一些基本概念，介紹了MPEG-2/DVB標準、ETR101 290標準、異步串行接口(ASI)。然后介紹了FPGA的基本概念與開發FPGA所使用的軟件工具。最后根據DVB-ASI接收系統的解碼規則與MPEG-2TS碼流的結構提出了一套基于FPGA的MPEG-2TS碼流實時分析與檢測系統設計方案并予以了實現。 在本系統中，FPGA起著核心的作用，主要完成DVB-ASI的解碼、MPEG-2TS碼流檢錯、以及數字電視節目專有信息(PSI)提取等功能。本文實現的系統與傳統的碼流分析儀相比具有集成度較高、易擴展、便于攜帶、穩定性好、性價比高等優點。
上傳時間： 2013-06-04
上傳用戶：love1314
建立在數據率轉換技術之上的寬帶數字偵察接收機要求能夠實現高截獲概率、高靈敏度、近乎實時的信號處理能力。雙信號數據率轉換技術是寬帶數字偵察接收機關鍵技術之一，是解決寬帶數字接收機中前端高速ADC采樣的高速數據流與后端DSP處理速度之間瓶頸問題的可行方案。測頻技術以及帶通濾波，即寬帶數字下變頻技術，是實現數據率轉換系統的關鍵技術。本文首先介紹了寬帶數字偵察接收關鍵技術之一的數據率轉換技術，著重研究了快速、高精度雙信號測頻算法以及實驗系統硬件實現。論文主要工作如下： (1)分析了現代電子偵察環境下的信號特征，指出寬帶數字接收機必須滿足寬監視帶寬、流水作業以及近實時的響應時間。給出了一種頻率引導式的數字接收機方案，簡要介紹這種接收機的關鍵技術——快速、高精度頻率估計以及高效的數據率轉換。 (2)介紹了FFT技術在測頻算法中的應用，比較了FFT專用芯片及其優點和缺點，指出為了滿足實時處理要求，必須選用FPGA設計FFT模塊。 (3)在分析常規的插值算法基礎上，提出了一種單信號的快速插值頻率估計方法，只需三個FFT變換系數的實部構造頻率修正項，計算量低。該方法具有精度高、測頻速率快的特點。 (4)基于DFT理論和自相關理論，提出了結合FFT和自相關的雙信號頻率估計算法。該方法先用DFT估計其中一個信號的頻率和幅度，以此頻率對信號解調并對消該頻率成分，最后利用自相關理論估計出另一個信號的頻率。 (5)基于DFT理論和FFT技術，研究了信號平方與FFT結合的雙信號頻率估計算法。根據信號中兩頻率分量的幅度比，只需一次一維平方信號譜峰搜索，就可以得到雙信號的和頻與差頻分量的估計值，并利用插值技術提高測頻精度。該算法能夠精確地估計頻率間隔小的雙信號頻率，且容易地擴展到復信號，FPGA硬件實現容易。 (6)基于現代譜分析理論，研究了基于AR(2)模型的雙信號頻率估計算法。方法在利用AR(2)模型系數估計雙正弦信號頻率之和的同時，利用FFT快速測頻算法估計其中強信號分量的頻率值。算法仿真驗證和性能分析表明了提出的算法能快速高精度地估計雙信號頻率。 (7)給出了基于頻譜重心算法的雷達雙信號頻率估計的FPGA硬件實現架構，并進行了時序仿真。 (8)討論了雙信號帶寬匹配接收系統的硬件設計方案，給出了快速測頻及帶寬估計模塊設計。
上傳時間： 2013-06-02
上傳用戶：youke111
現代雷達系統廣泛采用脈沖壓縮技術，用以解決作用距離與分辨能力之間的矛盾。脈沖壓縮是指雷達通過發射寬脈沖，保證足夠的最大作用距離，而接收時，采用相應的脈沖壓縮法獲得窄脈沖以提高距離分辨率的過程。同時，數字信號處理技術的迅猛發展和廣泛應用，為雷達脈沖壓縮處理的數字化實現提供了可能。 本文主要研究雷達多波形頻域數字脈沖壓縮系統的硬件系統實現。在匹配濾波理論的指導下，成功研制了基于FPGAEP1K100QC208-1和4片高性能ADSP21160M的多波形頻域數字脈沖壓縮系統。該系統可處理時寬在42μs以內、帶寬在5MHz以下的線性調頻信號(LFM)，非線性調頻信號(NLFM)和Taylor四相碼信號，且技術指標完全滿足實用系統的設計要求。 本文完成的主要工作和創新之處有：(1)基于雙通道模數轉換器AD10242設計高精度數據采集電路，為整個脈壓系統的工作提供必要的條件。完成了前端模擬信號輸入電路的優化和差分輸入時鐘的產生，以實現高精度采樣。 (2)根據協議和脈壓系統的工作要求，以基于FPGAEP1K100QC208完成系統控制，使整個脈壓系統正確穩定地工作。同時以該FPGA生成雙口RAM，實現數據暫存，以匹配采樣速率和脈壓系統頻率。 (3)設計基于4片高性能ADSP21160M的緊耦合并行處理系統，以完成多波形頻域數字脈沖壓縮的全部運算工作。4片DSP共享外部總線，且各DSP以鏈路口互連，進行數據通信。各DSP還使用一個鏈路口連接到接口板DSP，將脈壓結果送出。 (4)以一片ADSP21160M和一片EP1K100QC208為核心，設計輸出板電路，完成數據對齊、求模和數據向下一級的輸出，并產生模擬輸出。 (5)調試并改進處理板和輸出板。
上傳時間： 2013-06-11
上傳用戶：qq277541717
