數字高清電視是當前世界上最先進的圖像壓縮編碼技術和數字傳輸技術的結合,是高技術競爭的焦點之一。其中,信道處理系統及其相關芯片更是集中了數字信號處理、前向糾錯編解碼等數字電視傳輸的核心技術,成為設計和開發整個數字電視系統的關鍵技術之一。本文以衛星數字電視的信道處理系統為對象,結合國際通行的DVB-S/S2標準,研究了該系統在發射端的設計與實現所涉及到的一系列內容。 本文介紹了數字電視的發展概況和主要標準,特別是對我國衛星電視的發展進行了詳細的介紹。然后,本文DVB-S/S2信道處理系統的基本原理進行了介紹和分析,主要包括RS碼、卷積碼、BCH碼、LDPC碼等的差錯編碼的基本原理,以及基帶信號處理的基本原理。在此基礎上對兩種系統的傳輸性能和DVB-S2的后向兼容系統分別進行了基于Matlab的仿真。最后闡述了基于FPGA的DVB-S調制器的信道編碼和調制實現,按功能對DVB-S/S2信道編碼過程進行模塊分解,并針對每個模塊進行工作原理分析、算法分析、HDL描述、時序仿真及FPGA實現。DVB-S/S2調制器的核心是信道編碼和調制部分,利用FPGA在數字信號處理方面的優勢,本文重點對其中的幾個關鍵模塊,包括RS編碼、卷積交織器、卷積編碼、BCH編碼、LDPC編碼等的實現算法進行了比較詳細的分析,并通過HDL描述和時序仿真來驗證算法正確性。
上傳時間: 2013-07-10
上傳用戶:gmh1314
本項目完成的是基于中國“數字電視地面廣播傳輸系統幀結構、信道編碼和調制”國家標準的發射端系統FPGA設計與實現。在本設計中,系統采用了Stratix系列的EP1S80F1020C5 FPGA為基礎構建的主硬件處理平臺。對于發射端系統,數據處理部分的擾碼器(隨機化)、前向糾錯編碼(FEC)、符號星座映射、符號交織、系統信息復用、頻域交織、幀體數據處理(OFDM調制)、同步PN頭插入、以及信號成形4倍插值滾降濾波器(SRRC)等各模塊都是基于FPGA硬件設計實現的。其中關鍵技術:TDS-OFDM技術及其和絕對時間同步的復幀結構、信號幀的頭和幀體保護技術、低密度校驗糾錯碼(LDPC)等,體現了國標的自主創新特點,為數字電視領域首次采用。其硬件實現,亦尚未有具體產品參考。 本文首先介紹了當今國內外數字電視的發展現狀,中國數字電視地面廣播傳輸國家標準的頒布背景。并對國標系統技術原理框架,發端系統的整體結構以及FPGA設計的相關知識進行了簡要介紹。在此基礎上,第三章重點、詳細地介紹了基于FPGA實現的發射端系統各主要功能模塊的具體結構設計,論述了系統中各功能模塊的FPGA設計和實現,包括設計方案、算法和結構的選取、FPGA實現、仿真分析等。第四章介紹了對整個系統的級連調試過程中,對系統結構進行的優化調整,并對級連后的整個系統的性能進行了仿真、分析和驗證。作者在項目中完成的工作主要有: 1.閱讀相關資料,了解并分析國標系統的技術結構和原理,分解其功能模塊。 2.制定了基于國標的發端系統FPGA實現的框架及各模塊的接口定義。 3.調整和改進了3780點IFFT OFDM調制模塊及滾降濾波器模塊的FPGA設計并驗證。 4.完成了擾碼器、前向糾錯編碼、符號星座映射、符號交織、系統信息復用、頻域交織、幀體數據處理、同步PN頭插入、以及信號成形4倍插值滾降濾波器等功能模塊的FPGA設計和驗證。 5.在系統級連調試中,利用各模塊數據結構特點,優化系統模塊結構。 6.完成了整個發射端系統FPGA部分的調試、分析和驗證。
上傳時間: 2013-04-24
上傳用戶:zzbbqq99n
自香農先生于1948年開創信息論以來,經過將近60年的發展,信道編碼技術已經成為通信領域的一個重要分支,各種編碼技術層出不窮。目前廣泛研究的低密度奇偶校驗(LDCP)碼是由R.G.Gallager先生提出的一種具有逼近香農限性能的優秀糾錯碼,并已在數字電視、無線通信、磁盤存儲等領域得到大量應用。 目前數字電視已經成為最熱門的話題之一,用手機看北京奧運,已經成為每一個中國人的夢想。最近兩年我國頒布了兩部與數字電視有關的通信標準,分別是數字電視地面傳輸標準(DMB-TH)和移動多媒體(CMMB)即俗稱的手機電視標準。數字電視正與每個人走得越來越近,我國預期在2015年全面實現數字電視并停止模擬電視的播出。作為數字電視標準的核心技術之一的前向糾錯碼技術已經成為眾多科研單位的研究熱點,相應的編解碼芯片更成為重中之重。在DMB-TH標準中用到了LDPC碼和BCH碼的級聯編碼方式,在CMMB標準中用到了LDPC碼和RS碼的級聯編碼方式,在DVB-S2標準中用到了LDPC碼和BCH碼的級聯編碼方式。 本論文以目前最重要的三個與數字電視相關的標準:數字電視地面傳輸標準(DMB-TH)、手機電視標準(CMMB)以及數字衛星電視廣播標準(DVB-S2)為切入點,深入研究它們的編碼方式,設計了這三個標準中的LDPC碼編碼器,并在FPGA上實現了前兩個標準的編碼芯片,實現了DMB-TH標準中0.4、0.6以及0.8三種碼率的復用。在研究CMMB標準中編碼器設計時,提出一種改進的LU分解算法,該分解方式適合任意的H矩陣,具有一定的廣泛性。測試結果表明,芯片邏輯功能完全正確,速度和資源消耗均達到了標準的要求,具有一定的商用價值。
上傳時間: 2013-07-07
上傳用戶:327000306
LDPC(Low Density Parity Check)碼是一類可以用非常稀疏的校驗矩陣或二分圖定義的線性分組糾錯碼,最初由Gallager發現,故亦稱Gallager碼.它和著名Turbo碼相似,具有逼近香農限的性能,幾乎適用于所有信道,因此成為近年來信道編碼界研究的熱點。 LDPC碼的奇偶校驗矩陣呈現稀疏性,其譯碼復雜度與碼長成線性關系,克服了分組碼在長碼長時所面臨的巨大譯碼計算復雜度問題,使長編碼分組的應用成為可能。而且由于校驗矩陣的稀疏特性,在長的編碼分組時,相距很遠的信息比特參與統一校驗,這使得連續的突發差錯對譯碼的影響不大,編碼本身就具有抗突發差錯的特性。 本文首先介紹了LDPC碼的基本概念和基本原理,其次,具體介紹了LDPC碼的構造和各種編碼算法及其生成矩陣的產生方法,特別是準循環LDPC碼的構造以及RU算法、貪婪算法,并在此基礎上采用貪婪算法對RU算法進行了改進。 最后,選用Altera公司的Stratix系列FPGA器件EPls25F67217,實現了碼長為504的基于RU算法的LDPC編碼器。在設計過程中,為節省資源、提高速度,在向量存儲時采用稀疏矩陣技術,在向量相加時采用通過奇校驗直接判定結果的方法,在向量乘法中,采用了前向迭代方法,避開了復雜的矩陣求逆運算。結果表明,該編碼器只占用約10%的邏輯單元,約5%的存儲單元,時鐘頻率達到120MHz,數據吞吐率達到33Mb/s,功能上也滿足編碼器的要求。
上傳時間: 2013-06-09
上傳用戶:66wji
根據交通部公布的數據,交通事故呈逐年上升趨勢,交通事故不僅給公民的財產造成了損失,而且給公民的人身安全也會造成威脅。因此如何更好地避免交通事故成為一個焦點課題,汽車安全系統更是成為汽車生產商和研究機構的研究熱點。 當前汽車安全系統有兩大種類:一是被動式安全系統。例如:安全帶,安全氣囊等。二是主動式安全系統。主動安全系統又分為主動被動式和主動自動式。前者有ABS等。后者有汽車自動防撞系統和倒車雷達等。 本文采用激光測距系統,開發一種汽車在高速公路上行駛的主動式防撞系統,本文的重點是開發測距預警系統,采用專門的激光測距芯片和接收芯片,并采用FPGA(Filed Programmable Gate Array)作為主控芯片,對前車進行有效的監控,根據檢測得到的數據,實時提出建議和報警,提醒駕駛員減速或者采取制動措施,從而達到預防追尾碰撞的目的。本文工作主要有以下幾個方面: 1) 在比較分析激光、雷達和毫米波等測距方法的基礎上,根據市場需求及潛在用戶分析,確定采用激光脈沖測距方式。針對激光脈沖測距存在的技術難題,提出以FPGA作為系統核心控制模塊的測距系統設計方案。 2) 根據對車載動態測距系統測量精度、測量頻率和測量范圍的基本要求,結合脈沖激光測距的特點,提出采用多頭脈沖激光測距和多周期脈沖測量的技術方案。該方案可有效提高系統測距精度和測量范圍,降低系統成本。 3) 基于上述方案,完成了基于FPGA的多頭脈沖激光測距系統的各功能模塊的詳細設計、功能仿真、綜合優化及板級測試實驗。實驗表明,各主要功能模塊基本達到預期設計要求,為測距系統的后期開發奠定了基礎。 4) 完成了激光測距傳感器外圍光電轉換電路、電源轉換電路及通訊接口的設計、制作、安裝及實驗室調試。 5) 最后對論文研究工作進行了總結,提出了系統的不足之處和進一步研究工作的方向。
上傳時間: 2013-05-24
上傳用戶:yoleeson
當前,片上系統(SOC)已成為系統實現的主流技術。流片風險與費用增加、上市時間壓力加大、產品功能愈加復雜等因素使得SOC產業逐漸劃分為IP提供者、SOC設計服務者和芯片集成者三個層次。SOC設計已走向基于IP集成的平臺設計階段,經過嚴格驗證質量可靠的IP核成為SOC產業中的重要一環。 GPIB控制器芯片是組建自動測試系統的核心,在測試領域應用廣泛。本人通過查閱大量的技術資料,分析了集成電路在國內外發展的最新動態,提出了基于FPGA的自主知識產權的GPIB控制器IP核的設計和實現。 本文首先討論了基于FPGA的GPIB控制器的背景意義,接著對FPGA開發所具備的基本知識作了簡要介紹。文中對GPIB總線進行了簡單的描述,根據芯片設計的主要思想,重點在于論述怎樣用FPGA來實現IEEE-488.2協議,并詳細闡述了GPIB控制器的十種接口功能及其狀態機的IP核實現。同時,對數據通路也進行了較為細致的說明。在設計的時候采用基于模塊化設計思想,用VerilogHDL語言完成各模塊功能描述,通過Synplifv軟件的綜合,用Modelsim對設計進行了前、后仿真。最后利用生成的模塊符號采取類似畫電路圖的方法完成整個系統芯片的lP軟核設計,并用EDA工具下載到了FPGA上。 為了更好地驗證設計思想,借助EDA工具對GPIB控制器的工作狀態進行了軟件仿真,給出仿真結果,仿真波形驗證了GPIB控制器的工作符合預想。最后,本文對基于FPGA的GPIB控制器的IP核設計過程進行了總結,展望了當前GPIB控制器設計的發展趨勢,指出了開展進一步研究需要做的工作。
上傳時間: 2013-06-12
上傳用戶:mqien
波前處理機是自適應光學系統中實時信號處理和運算的核心,隨著自適應光學系統得發展,波前傳感器的采樣頻率越來越高,這就要求波前處理機必須有更強的數據處理能力以保證系統的實時性。在整個波前處理機的工作流程中,對CCD傳來的實時圖像數據進行實時處理是第一步,也是十分重要的一步。如果不能保證圖像處理的實時性,那么后續的處理過程都無從談起。因此,研制高性能的圖像處理平臺,對波前處理機性能的提高具有十分重要的意義。 論文介紹了本研究課題的背景以及國內外圖像處理技術的應用和發展狀況,接著介紹了傳統的專用和通用圖像處理系統的結構、特點和模型,并通過分析DSP芯片以及DSP系統的特點,提出了基于DSP和FPGA芯片的實時圖像處理系統。該系統不同于傳統基于PC機模式的圖像處理系統,發揮了DSP和FPGA兩者的優勢,能更好地提高圖像處理系統實時性能,同時也最大可能地降低成本。 論文根據圖像處理系統的設計目的、應用需求確定了器件的選型。介紹了主要的器件,接著從系統架構、邏輯結構、硬件各功能模塊組成等方面詳細介紹了DSP+FPGA圖像處理系統硬件設計,并分析了包括各種參數指標選擇、連接方式在內的具體設計方法以及應該注意的問題。 論文在闡述傳輸線理論的基礎上,在制作PCB電路板的過程中,針對高速電路設計中易出現的問題,詳細分析了高速PCB設計中的信號完整性問題,包括反射、串擾等,說明了高速PCB的信號完整性、電源完整性和電磁兼容性問題及其解決方法,進行了一定的理論和技術探討和研究。 論文還介紹了基于FPGA的邏輯設計,包括了圖像采集模塊的工作原理、設計方案和SDRAM控制器的設計,介紹了SDRAM的基本操作和工作時序,重點闡述系統中可編程器件內部模塊化SDRAM控制器的設計及仿真結果。 論文最后描述了硬件系統的測試及調試流程,并給出了部分的調試結果。 該系統主要優點有:實時性、高速性。硬件設計的執行速度,在高速DSP和FPGA中實現信號處理算法程序,保證了系統實時性的實現;性價比高。自行研究設計的電路及硬件系統比較好的解決了高速實時圖像處理的需求。
上傳時間: 2013-05-30
上傳用戶:fxf126@126.com
文章開篇提出了開發背景。認為現在所廣泛應用的開關電源都是基于傳統的分立元件組成的。它的特點是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低,對不同的客戶要求來“量身定做”不同的產品,同時幾乎沒有通用性和可移植性。在電子技術飛速發展的今天,這種傳統的模擬開關電源已經很難跟上時代的發展步伐。 隨著DSP、ASIC等電子器件的小型化、高速化,開關電源的控制部分正在向數字化方向發展。由于數字化,使開關電源的控制部分的智能化、零件的共通化、電源的動作狀態的遠距離監測成為了可能,同時由于它的智能化、零件的共通化使得它能夠靈活地應對不同客戶的需求,這就降低了開發周期和成本。依靠現代數字化控制和數字信號處理新技術,數字化開關電源有著廣闊的發展空間。 在數字化領域的今天,最后一個沒有數字化的堡壘就是電源領域。近年來,數字電源的研究勢頭與日俱增,成果也越來越多。雖然目前中國制造的開關電源占了世界市場的80%以上,但都是傳統的比較低端的模擬電源。高端市場上幾乎沒有我們份額。 本論文研究的主要內容是在傳統開關電源模擬調節器的基礎上,提出了一種新的數字化調節器方案,即基于DSP和FPGA的數字化PID調節器。論文對系統方案和電路進行了較為具體的設計,并通過測試取得了預期結果。測試證明該方案能夠適合本行業時代發展的步伐,使系統電路更簡單,精度更高,通用性更強。同時該方案也可用于相關領域。 本文首先分析了國內外開關電源發展的現狀,以及研究數字化開關電源的意義。然后提出了數字化開關電源的總體設計框圖和實現方案,并與傳統的開關電源做了較為詳細的比較。本論文的設計方案是采用DSP技術和FPGA技術來做數字化PID調節,通過數字化PID算法產生PWM波來控制斬波器,控制主回路。從而取代傳統的模擬PID調節器,使電路更簡單,精度更高,通用性更強。傳統的模擬開關電源是將電流電壓反饋信號做PID調節后--分立元器件構成,采用專用脈寬調制芯片實現PWM控制。電流反饋信號來自主回路的電流取樣,電壓反饋信號來自主回路的電壓采樣。再將這兩個信號分別送至電流調節器和電壓調節器的反相輸入端,用來實現閉環控制。同時用來保證系統的穩定性及實現系統的過流過壓保護、電流和電壓值的顯示。電壓、電流的給定信號則由單片機或電位器提供。再次,文章對各個模塊從理論和實際的上都做了仔細的分析和設計,并給出了具體的電路圖,同時寫出了軟件流程圖以及設計中應該注意的地方。整個系統由DSP板和ADC板組成。DSP板完成PWM生成、PID運算、環境開關量檢測、環境開關量生成以及本地控制。ADC板主要完成前饋電壓信號采集、負載電壓信號采集、負載電流信號采集、以及對信號的一階數字低通濾波。由于整個系統是閉環控制系統,要求采樣速率相當高。本系統采用FPGA來控制ADC,這樣就避免了高速采樣占用系統資源的問題,減輕了DSP的負擔。DSP可以將讀到的ADC信號做PID調節,從而產生PWM波來控制逆變橋的開關速率,從而達到閉環控制的目的。 最后,對數字化開關電源和模擬開關電源做了對比測試,得出了預期結論。同時也提出了一些需要改進的地方,認為該方案在其他相關行業中可以廣泛地應用。模擬控制電路因為使用許多零件而需要很大空間,這些零件的參數值還會隨著使用時間、溫度和其它環境條件的改變而變動并對系統穩定性和響應能力造成負面影響。數字電源則剛好相反,同時數字控制還能讓硬件頻繁重復使用、加快上市時間以及減少開發成本與風險。在當前對產品要求體積小、智能化、共通化、精度高和穩定度好等前提條件下,數字化開關電源有著廣闊的發展空間。本系統來基本上達到了設計要求。能夠滿足較高精度的設計要求。但對于高精度數字化電源,系統還有值得改進的地方,比如改進主控器,提高參考電壓的精度,提高采樣器件的精度等,都可以提高系統的精度。 本系統涉及電子、通信和測控等技術領域,將數字PID算法與電力電子技術、通信技術等有機地結合了起來。本系統的設計方案不僅可以用在電源控制器上,只要是相關的領域都可以采用。
上傳時間: 2013-06-29
上傳用戶:dreamboy36
本論文設計了一種基于FPGA的高速FIR數字濾波器,濾波器實現低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數據為8位二進制,采樣頻率為10MHz。 論文首先簡要介紹了數字濾波器的基本原理和線性FIR數字濾波器的性質、結構,根據濾波器的性能要求選擇窗函數、確定系數,在算法上為了滿足數字濾波器的要求,對系數放大512倍并取整,并用Matlab對數字濾波器原理進行了證明。同時簡述了EDA技術和FPGA設計流程。 其次,論文說明了FIR數字濾波器模塊的劃分,并用Verilog語言在Modelsim環境下進行了功能測試。對于數字濾波器系數中的-1,-2,4這些簡單的系數乘法直接進行移位和取反,可以極大的節省資源和優化設計。而對普通系數乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實現了乘積的運算;另外,在本設計進行部分積累加時,采用舍取冗余位,主要是根據設計時已對系數進行了放大,而輸出時又要將結果相應的縮小,所以在累加時,提前對部分積縮小,從而減少了運算量,從時間和資源上都得到了優化。 論文的最后分別用Modelsim和Quartus II進行了FIR數字濾波器的前仿真和后仿真,將仿真的結果和Matlab中原理驗證時得到的理想值進行了比較,并對所產生的誤差進行了分析。仿真結果表明:本16階FIR數字濾波器設計能夠實現截止頻率為1MHz的低通濾波,并且工作頻率可達150MHz以上。
上傳時間: 2013-05-24
上傳用戶:qiaoyue
網絡帶寬依然在不斷增長(尤其是在本地網),最后一公里的高速接入日益普及;另一方面的情況是大容量的磁盤、FLASH移動存儲盤和激光盤的容量不斷增大,使得傳送和儲存數據的成本不斷地下降。不僅使人發問:我們孜孜不倦的搞視頻壓縮高級算法還有多少意義?我們可以看到,算法的復雜性日益增加,但性能的提高卻接近邊緣。 是什么還在要求更高的壓縮速率?還有被我們遺忘的地方嗎?還有什么應用讓我們繼續追求更精妙的壓縮算法? 在作者看來,這個應用領域就是移動視頻服務。無線頻譜這種稀缺資源的有限性決定了我們必須繼續對視頻壓縮技術進行研究。即使伴隨UMTS/IMT2000的到來,移動終端可以獲得的數據速率也限制在144Kbit/s,在微蜂窩的時候最高能達到的速率上限也在2Mbit/s。144Kbit/s的速率對于較高質量的視頻傳輸來講,仍然是有限的。因此,可以預見,移動終端的空中接口這個瓶頸使得我們必須繼續進行視頻壓縮。 另一方面,移動終端領域開發視頻壓縮算法,在其低功耗和實時性要求下,也是異常困難的。為了減少計算的復雜性和運動估計的功耗,業界提出了許多快速算法,例如2-D的對數搜索,三步搜索,聯合搜索。盡管這些方法減少了功耗,其結果是視頻壓縮性能的降低,因為這些算法的本質是減少了運動搜索的空間。為了實現運動搜索的低功耗,在電路領域又提出了搜索窗口和時鐘管理的措施。但這些方法都是在犧牲視頻壓縮比性能的基礎進行的折中,并沒有強調算法映射結構上做出處理。 本論文提出了一種新的解決MPEG-4運動估計運算的低功耗實時處理器架構。其基礎是采用了心肌陣列并行處理技術和低功耗控制電路。運動估計的繁復運算通過心肌陣列分布式運算得到有效處理。從理論上看,心肌陣列有其簡單易理解性,然后,由于FPGA的互聯網絡有限性,設計這樣一個陣列仍有許多值得注意的問題。論文提出使用保守近似處理在全局運動估計中減少功耗,其本質是消除不必要的冗余運算。宏塊的最小誤差匹配是一個典型的串行操作過程。論文新提出的方法是在進行絕對匹配前使用保守計算,如果保守誤差值與最小誤差差別過大,則不進行絕對誤差計算。 總的說來,論文實現了兩個目標:通過心肌陣列實現了實時的運動估計編碼,通過在算法層次引入控制電路,降低運動估計電路的功耗。
上傳時間: 2013-06-23
上傳用戶:lacsx