亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

前綴

  • DVBSS2調(diào)制器的設(shè)計(jì)及其FPGA實(shí)現(xiàn).rar

    數(shù)字高清電視是當(dāng)前世界上最先進(jìn)的圖像壓縮編碼技術(shù)和數(shù)字傳輸技術(shù)的結(jié)合,是高技術(shù)競爭的焦點(diǎn)之一。其中,信道處理系統(tǒng)及其相關(guān)芯片更是集中了數(shù)字信號處理、前向糾錯(cuò)編解碼等數(shù)字電視傳輸?shù)暮诵募夹g(shù),成為設(shè)計(jì)和開發(fā)整個(gè)數(shù)字電視系統(tǒng)的關(guān)鍵技術(shù)之一。本文以衛(wèi)星數(shù)字電視的信道處理系統(tǒng)為對象,結(jié)合國際通行的DVB-S/S2標(biāo)準(zhǔn),研究了該系統(tǒng)在發(fā)射端的設(shè)計(jì)與實(shí)現(xiàn)所涉及到的一系列內(nèi)容。 本文介紹了數(shù)字電視的發(fā)展概況和主要標(biāo)準(zhǔn),特別是對我國衛(wèi)星電視的發(fā)展進(jìn)行了詳細(xì)的介紹。然后,本文DVB-S/S2信道處理系統(tǒng)的基本原理進(jìn)行了介紹和分析,主要包括RS碼、卷積碼、BCH碼、LDPC碼等的差錯(cuò)編碼的基本原理,以及基帶信號處理的基本原理。在此基礎(chǔ)上對兩種系統(tǒng)的傳輸性能和DVB-S2的后向兼容系統(tǒng)分別進(jìn)行了基于Matlab的仿真。最后闡述了基于FPGA的DVB-S調(diào)制器的信道編碼和調(diào)制實(shí)現(xiàn),按功能對DVB-S/S2信道編碼過程進(jìn)行模塊分解,并針對每個(gè)模塊進(jìn)行工作原理分析、算法分析、HDL描述、時(shí)序仿真及FPGA實(shí)現(xiàn)。DVB-S/S2調(diào)制器的核心是信道編碼和調(diào)制部分,利用FPGA在數(shù)字信號處理方面的優(yōu)勢,本文重點(diǎn)對其中的幾個(gè)關(guān)鍵模塊,包括RS編碼、卷積交織器、卷積編碼、BCH編碼、LDPC編碼等的實(shí)現(xiàn)算法進(jìn)行了比較詳細(xì)的分析,并通過HDL描述和時(shí)序仿真來驗(yàn)證算法正確性。

    標(biāo)簽: DVBSS2 FPGA 調(diào)制器

    上傳時(shí)間: 2013-07-10

    上傳用戶:gmh1314

  • 數(shù)字電視地面廣播傳輸系統(tǒng)發(fā)端FPGA設(shè)計(jì)與實(shí)現(xiàn).rar

    本項(xiàng)目完成的是基于中國“數(shù)字電視地面廣播傳輸系統(tǒng)幀結(jié)構(gòu)、信道編碼和調(diào)制”國家標(biāo)準(zhǔn)的發(fā)射端系統(tǒng)FPGA設(shè)計(jì)與實(shí)現(xiàn)。在本設(shè)計(jì)中,系統(tǒng)采用了Stratix系列的EP1S80F1020C5 FPGA為基礎(chǔ)構(gòu)建的主硬件處理平臺。對于發(fā)射端系統(tǒng),數(shù)據(jù)處理部分的擾碼器(隨機(jī)化)、前向糾錯(cuò)編碼(FEC)、符號星座映射、符號交織、系統(tǒng)信息復(fù)用、頻域交織、幀體數(shù)據(jù)處理(OFDM調(diào)制)、同步PN頭插入、以及信號成形4倍插值滾降濾波器(SRRC)等各模塊都是基于FPGA硬件設(shè)計(jì)實(shí)現(xiàn)的。其中關(guān)鍵技術(shù):TDS-OFDM技術(shù)及其和絕對時(shí)間同步的復(fù)幀結(jié)構(gòu)、信號幀的頭和幀體保護(hù)技術(shù)、低密度校驗(yàn)糾錯(cuò)碼(LDPC)等,體現(xiàn)了國標(biāo)的自主創(chuàng)新特點(diǎn),為數(shù)字電視領(lǐng)域首次采用。其硬件實(shí)現(xiàn),亦尚未有具體產(chǎn)品參考。 本文首先介紹了當(dāng)今國內(nèi)外數(shù)字電視的發(fā)展現(xiàn)狀,中國數(shù)字電視地面廣播傳輸國家標(biāo)準(zhǔn)的頒布背景。并對國標(biāo)系統(tǒng)技術(shù)原理框架,發(fā)端系統(tǒng)的整體結(jié)構(gòu)以及FPGA設(shè)計(jì)的相關(guān)知識進(jìn)行了簡要介紹。在此基礎(chǔ)上,第三章重點(diǎn)、詳細(xì)地介紹了基于FPGA實(shí)現(xiàn)的發(fā)射端系統(tǒng)各主要功能模塊的具體結(jié)構(gòu)設(shè)計(jì),論述了系統(tǒng)中各功能模塊的FPGA設(shè)計(jì)和實(shí)現(xiàn),包括設(shè)計(jì)方案、算法和結(jié)構(gòu)的選取、FPGA實(shí)現(xiàn)、仿真分析等。第四章介紹了對整個(gè)系統(tǒng)的級連調(diào)試過程中,對系統(tǒng)結(jié)構(gòu)進(jìn)行的優(yōu)化調(diào)整,并對級連后的整個(gè)系統(tǒng)的性能進(jìn)行了仿真、分析和驗(yàn)證。作者在項(xiàng)目中完成的工作主要有: 1.閱讀相關(guān)資料,了解并分析國標(biāo)系統(tǒng)的技術(shù)結(jié)構(gòu)和原理,分解其功能模塊。 2.制定了基于國標(biāo)的發(fā)端系統(tǒng)FPGA實(shí)現(xiàn)的框架及各模塊的接口定義。 3.調(diào)整和改進(jìn)了3780點(diǎn)IFFT OFDM調(diào)制模塊及滾降濾波器模塊的FPGA設(shè)計(jì)并驗(yàn)證。 4.完成了擾碼器、前向糾錯(cuò)編碼、符號星座映射、符號交織、系統(tǒng)信息復(fù)用、頻域交織、幀體數(shù)據(jù)處理、同步PN頭插入、以及信號成形4倍插值滾降濾波器等功能模塊的FPGA設(shè)計(jì)和驗(yàn)證。 5.在系統(tǒng)級連調(diào)試中,利用各模塊數(shù)據(jù)結(jié)構(gòu)特點(diǎn),優(yōu)化系統(tǒng)模塊結(jié)構(gòu)。 6.完成了整個(gè)發(fā)射端系統(tǒng)FPGA部分的調(diào)試、分析和驗(yàn)證。

    標(biāo)簽: FPGA 數(shù)字電視 地面廣播

    上傳時(shí)間: 2013-04-24

    上傳用戶:zzbbqq99n

  • 數(shù)字電視傳輸系統(tǒng)中LDPC碼編碼器的研究與FPGA實(shí)現(xiàn).rar

    自香農(nóng)先生于1948年開創(chuàng)信息論以來,經(jīng)過將近60年的發(fā)展,信道編碼技術(shù)已經(jīng)成為通信領(lǐng)域的一個(gè)重要分支,各種編碼技術(shù)層出不窮。目前廣泛研究的低密度奇偶校驗(yàn)(LDCP)碼是由R.G.Gallager先生提出的一種具有逼近香農(nóng)限性能的優(yōu)秀糾錯(cuò)碼,并已在數(shù)字電視、無線通信、磁盤存儲等領(lǐng)域得到大量應(yīng)用。 目前數(shù)字電視已經(jīng)成為最熱門的話題之一,用手機(jī)看北京奧運(yùn),已經(jīng)成為每一個(gè)中國人的夢想。最近兩年我國頒布了兩部與數(shù)字電視有關(guān)的通信標(biāo)準(zhǔn),分別是數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)(DMB-TH)和移動(dòng)多媒體(CMMB)即俗稱的手機(jī)電視標(biāo)準(zhǔn)。數(shù)字電視正與每個(gè)人走得越來越近,我國預(yù)期在2015年全面實(shí)現(xiàn)數(shù)字電視并停止模擬電視的播出。作為數(shù)字電視標(biāo)準(zhǔn)的核心技術(shù)之一的前向糾錯(cuò)碼技術(shù)已經(jīng)成為眾多科研單位的研究熱點(diǎn),相應(yīng)的編解碼芯片更成為重中之重。在DMB-TH標(biāo)準(zhǔn)中用到了LDPC碼和BCH碼的級聯(lián)編碼方式,在CMMB標(biāo)準(zhǔn)中用到了LDPC碼和RS碼的級聯(lián)編碼方式,在DVB-S2標(biāo)準(zhǔn)中用到了LDPC碼和BCH碼的級聯(lián)編碼方式。 本論文以目前最重要的三個(gè)與數(shù)字電視相關(guān)的標(biāo)準(zhǔn):數(shù)字電視地面?zhèn)鬏敇?biāo)準(zhǔn)(DMB-TH)、手機(jī)電視標(biāo)準(zhǔn)(CMMB)以及數(shù)字衛(wèi)星電視廣播標(biāo)準(zhǔn)(DVB-S2)為切入點(diǎn),深入研究它們的編碼方式,設(shè)計(jì)了這三個(gè)標(biāo)準(zhǔn)中的LDPC碼編碼器,并在FPGA上實(shí)現(xiàn)了前兩個(gè)標(biāo)準(zhǔn)的編碼芯片,實(shí)現(xiàn)了DMB-TH標(biāo)準(zhǔn)中0.4、0.6以及0.8三種碼率的復(fù)用。在研究CMMB標(biāo)準(zhǔn)中編碼器設(shè)計(jì)時(shí),提出一種改進(jìn)的LU分解算法,該分解方式適合任意的H矩陣,具有一定的廣泛性。測試結(jié)果表明,芯片邏輯功能完全正確,速度和資源消耗均達(dá)到了標(biāo)準(zhǔn)的要求,具有一定的商用價(jià)值。

    標(biāo)簽: LDPC FPGA 數(shù)字電視

    上傳時(shí)間: 2013-07-07

    上傳用戶:327000306

  • LDPC編碼算法研究及其FPGA實(shí)現(xiàn).rar

    LDPC(Low Density Parity Check)碼是一類可以用非常稀疏的校驗(yàn)矩陣或二分圖定義的線性分組糾錯(cuò)碼,最初由Gallager發(fā)現(xiàn),故亦稱Gallager碼.它和著名Turbo碼相似,具有逼近香農(nóng)限的性能,幾乎適用于所有信道,因此成為近年來信道編碼界研究的熱點(diǎn)。 LDPC碼的奇偶校驗(yàn)矩陣呈現(xiàn)稀疏性,其譯碼復(fù)雜度與碼長成線性關(guān)系,克服了分組碼在長碼長時(shí)所面臨的巨大譯碼計(jì)算復(fù)雜度問題,使長編碼分組的應(yīng)用成為可能。而且由于校驗(yàn)矩陣的稀疏特性,在長的編碼分組時(shí),相距很遠(yuǎn)的信息比特參與統(tǒng)一校驗(yàn),這使得連續(xù)的突發(fā)差錯(cuò)對譯碼的影響不大,編碼本身就具有抗突發(fā)差錯(cuò)的特性。 本文首先介紹了LDPC碼的基本概念和基本原理,其次,具體介紹了LDPC碼的構(gòu)造和各種編碼算法及其生成矩陣的產(chǎn)生方法,特別是準(zhǔn)循環(huán)LDPC碼的構(gòu)造以及RU算法、貪婪算法,并在此基礎(chǔ)上采用貪婪算法對RU算法進(jìn)行了改進(jìn)。 最后,選用Altera公司的Stratix系列FPGA器件EPls25F67217,實(shí)現(xiàn)了碼長為504的基于RU算法的LDPC編碼器。在設(shè)計(jì)過程中,為節(jié)省資源、提高速度,在向量存儲時(shí)采用稀疏矩陣技術(shù),在向量相加時(shí)采用通過奇校驗(yàn)直接判定結(jié)果的方法,在向量乘法中,采用了前向迭代方法,避開了復(fù)雜的矩陣求逆運(yùn)算。結(jié)果表明,該編碼器只占用約10%的邏輯單元,約5%的存儲單元,時(shí)鐘頻率達(dá)到120MHz,數(shù)據(jù)吞吐率達(dá)到33Mb/s,功能上也滿足編碼器的要求。

    標(biāo)簽: LDPC FPGA 編碼

    上傳時(shí)間: 2013-06-09

    上傳用戶:66wji

  • 基于FPGA的多頭激光測距系統(tǒng).rar

    根據(jù)交通部公布的數(shù)據(jù),交通事故呈逐年上升趨勢,交通事故不僅給公民的財(cái)產(chǎn)造成了損失,而且給公民的人身安全也會(huì)造成威脅。因此如何更好地避免交通事故成為一個(gè)焦點(diǎn)課題,汽車安全系統(tǒng)更是成為汽車生產(chǎn)商和研究機(jī)構(gòu)的研究熱點(diǎn)。 當(dāng)前汽車安全系統(tǒng)有兩大種類:一是被動(dòng)式安全系統(tǒng)。例如:安全帶,安全氣囊等。二是主動(dòng)式安全系統(tǒng)。主動(dòng)安全系統(tǒng)又分為主動(dòng)被動(dòng)式和主動(dòng)自動(dòng)式。前者有ABS等。后者有汽車自動(dòng)防撞系統(tǒng)和倒車?yán)走_(dá)等。 本文采用激光測距系統(tǒng),開發(fā)一種汽車在高速公路上行駛的主動(dòng)式防撞系統(tǒng),本文的重點(diǎn)是開發(fā)測距預(yù)警系統(tǒng),采用專門的激光測距芯片和接收芯片,并采用FPGA(Filed Programmable Gate Array)作為主控芯片,對前車進(jìn)行有效的監(jiān)控,根據(jù)檢測得到的數(shù)據(jù),實(shí)時(shí)提出建議和報(bào)警,提醒駕駛員減速或者采取制動(dòng)措施,從而達(dá)到預(yù)防追尾碰撞的目的。本文工作主要有以下幾個(gè)方面: 1) 在比較分析激光、雷達(dá)和毫米波等測距方法的基礎(chǔ)上,根據(jù)市場需求及潛在用戶分析,確定采用激光脈沖測距方式。針對激光脈沖測距存在的技術(shù)難題,提出以FPGA作為系統(tǒng)核心控制模塊的測距系統(tǒng)設(shè)計(jì)方案。 2) 根據(jù)對車載動(dòng)態(tài)測距系統(tǒng)測量精度、測量頻率和測量范圍的基本要求,結(jié)合脈沖激光測距的特點(diǎn),提出采用多頭脈沖激光測距和多周期脈沖測量的技術(shù)方案。該方案可有效提高系統(tǒng)測距精度和測量范圍,降低系統(tǒng)成本。 3) 基于上述方案,完成了基于FPGA的多頭脈沖激光測距系統(tǒng)的各功能模塊的詳細(xì)設(shè)計(jì)、功能仿真、綜合優(yōu)化及板級測試實(shí)驗(yàn)。實(shí)驗(yàn)表明,各主要功能模塊基本達(dá)到預(yù)期設(shè)計(jì)要求,為測距系統(tǒng)的后期開發(fā)奠定了基礎(chǔ)。 4) 完成了激光測距傳感器外圍光電轉(zhuǎn)換電路、電源轉(zhuǎn)換電路及通訊接口的設(shè)計(jì)、制作、安裝及實(shí)驗(yàn)室調(diào)試。 5) 最后對論文研究工作進(jìn)行了總結(jié),提出了系統(tǒng)的不足之處和進(jìn)一步研究工作的方向。

    標(biāo)簽: FPGA 激光測距系統(tǒng)

    上傳時(shí)間: 2013-05-24

    上傳用戶:yoleeson

  • 基于FPGA的GPIB控制器的IP核設(shè)計(jì).rar

    當(dāng)前,片上系統(tǒng)(SOC)已成為系統(tǒng)實(shí)現(xiàn)的主流技術(shù)。流片風(fēng)險(xiǎn)與費(fèi)用增加、上市時(shí)間壓力加大、產(chǎn)品功能愈加復(fù)雜等因素使得SOC產(chǎn)業(yè)逐漸劃分為IP提供者、SOC設(shè)計(jì)服務(wù)者和芯片集成者三個(gè)層次。SOC設(shè)計(jì)已走向基于IP集成的平臺設(shè)計(jì)階段,經(jīng)過嚴(yán)格驗(yàn)證質(zhì)量可靠的IP核成為SOC產(chǎn)業(yè)中的重要一環(huán)。 GPIB控制器芯片是組建自動(dòng)測試系統(tǒng)的核心,在測試領(lǐng)域應(yīng)用廣泛。本人通過查閱大量的技術(shù)資料,分析了集成電路在國內(nèi)外發(fā)展的最新動(dòng)態(tài),提出了基于FPGA的自主知識產(chǎn)權(quán)的GPIB控制器IP核的設(shè)計(jì)和實(shí)現(xiàn)。 本文首先討論了基于FPGA的GPIB控制器的背景意義,接著對FPGA開發(fā)所具備的基本知識作了簡要介紹。文中對GPIB總線進(jìn)行了簡單的描述,根據(jù)芯片設(shè)計(jì)的主要思想,重點(diǎn)在于論述怎樣用FPGA來實(shí)現(xiàn)IEEE-488.2協(xié)議,并詳細(xì)闡述了GPIB控制器的十種接口功能及其狀態(tài)機(jī)的IP核實(shí)現(xiàn)。同時(shí),對數(shù)據(jù)通路也進(jìn)行了較為細(xì)致的說明。在設(shè)計(jì)的時(shí)候采用基于模塊化設(shè)計(jì)思想,用VerilogHDL語言完成各模塊功能描述,通過Synplifv軟件的綜合,用Modelsim對設(shè)計(jì)進(jìn)行了前、后仿真。最后利用生成的模塊符號采取類似畫電路圖的方法完成整個(gè)系統(tǒng)芯片的lP軟核設(shè)計(jì),并用EDA工具下載到了FPGA上。 為了更好地驗(yàn)證設(shè)計(jì)思想,借助EDA工具對GPIB控制器的工作狀態(tài)進(jìn)行了軟件仿真,給出仿真結(jié)果,仿真波形驗(yàn)證了GPIB控制器的工作符合預(yù)想。最后,本文對基于FPGA的GPIB控制器的IP核設(shè)計(jì)過程進(jìn)行了總結(jié),展望了當(dāng)前GPIB控制器設(shè)計(jì)的發(fā)展趨勢,指出了開展進(jìn)一步研究需要做的工作。

    標(biāo)簽: FPGA GPIB 控制器

    上傳時(shí)間: 2013-06-12

    上傳用戶:mqien

  • 基于DSPFPGA的圖像處理電路板硬件設(shè)計(jì).rar

    波前處理機(jī)是自適應(yīng)光學(xué)系統(tǒng)中實(shí)時(shí)信號處理和運(yùn)算的核心,隨著自適應(yīng)光學(xué)系統(tǒng)得發(fā)展,波前傳感器的采樣頻率越來越高,這就要求波前處理機(jī)必須有更強(qiáng)的數(shù)據(jù)處理能力以保證系統(tǒng)的實(shí)時(shí)性。在整個(gè)波前處理機(jī)的工作流程中,對CCD傳來的實(shí)時(shí)圖像數(shù)據(jù)進(jìn)行實(shí)時(shí)處理是第一步,也是十分重要的一步。如果不能保證圖像處理的實(shí)時(shí)性,那么后續(xù)的處理過程都無從談起。因此,研制高性能的圖像處理平臺,對波前處理機(jī)性能的提高具有十分重要的意義。 論文介紹了本研究課題的背景以及國內(nèi)外圖像處理技術(shù)的應(yīng)用和發(fā)展?fàn)顩r,接著介紹了傳統(tǒng)的專用和通用圖像處理系統(tǒng)的結(jié)構(gòu)、特點(diǎn)和模型,并通過分析DSP芯片以及DSP系統(tǒng)的特點(diǎn),提出了基于DSP和FPGA芯片的實(shí)時(shí)圖像處理系統(tǒng)。該系統(tǒng)不同于傳統(tǒng)基于PC機(jī)模式的圖像處理系統(tǒng),發(fā)揮了DSP和FPGA兩者的優(yōu)勢,能更好地提高圖像處理系統(tǒng)實(shí)時(shí)性能,同時(shí)也最大可能地降低成本。 論文根據(jù)圖像處理系統(tǒng)的設(shè)計(jì)目的、應(yīng)用需求確定了器件的選型。介紹了主要的器件,接著從系統(tǒng)架構(gòu)、邏輯結(jié)構(gòu)、硬件各功能模塊組成等方面詳細(xì)介紹了DSP+FPGA圖像處理系統(tǒng)硬件設(shè)計(jì),并分析了包括各種參數(shù)指標(biāo)選擇、連接方式在內(nèi)的具體設(shè)計(jì)方法以及應(yīng)該注意的問題。 論文在闡述傳輸線理論的基礎(chǔ)上,在制作PCB電路板的過程中,針對高速電路設(shè)計(jì)中易出現(xiàn)的問題,詳細(xì)分析了高速PCB設(shè)計(jì)中的信號完整性問題,包括反射、串?dāng)_等,說明了高速PCB的信號完整性、電源完整性和電磁兼容性問題及其解決方法,進(jìn)行了一定的理論和技術(shù)探討和研究。 論文還介紹了基于FPGA的邏輯設(shè)計(jì),包括了圖像采集模塊的工作原理、設(shè)計(jì)方案和SDRAM控制器的設(shè)計(jì),介紹了SDRAM的基本操作和工作時(shí)序,重點(diǎn)闡述系統(tǒng)中可編程器件內(nèi)部模塊化SDRAM控制器的設(shè)計(jì)及仿真結(jié)果。 論文最后描述了硬件系統(tǒng)的測試及調(diào)試流程,并給出了部分的調(diào)試結(jié)果。 該系統(tǒng)主要優(yōu)點(diǎn)有:實(shí)時(shí)性、高速性。硬件設(shè)計(jì)的執(zhí)行速度,在高速DSP和FPGA中實(shí)現(xiàn)信號處理算法程序,保證了系統(tǒng)實(shí)時(shí)性的實(shí)現(xiàn);性價(jià)比高。自行研究設(shè)計(jì)的電路及硬件系統(tǒng)比較好的解決了高速實(shí)時(shí)圖像處理的需求。

    標(biāo)簽: DSPFPGA 圖像處理 電路板

    上傳時(shí)間: 2013-05-30

    上傳用戶:fxf126@126.com

  • 基于DSP和FPGA的數(shù)字化開關(guān)電源的實(shí)用化研究.rar

    文章開篇提出了開發(fā)背景。認(rèn)為現(xiàn)在所廣泛應(yīng)用的開關(guān)電源都是基于傳統(tǒng)的分立元件組成的。它的特點(diǎn)是頻率范圍窄、電力小、功能少、器件多、成本較高、精度低,對不同的客戶要求來“量身定做”不同的產(chǎn)品,同時(shí)幾乎沒有通用性和可移植性。在電子技術(shù)飛速發(fā)展的今天,這種傳統(tǒng)的模擬開關(guān)電源已經(jīng)很難跟上時(shí)代的發(fā)展步伐。 隨著DSP、ASIC等電子器件的小型化、高速化,開關(guān)電源的控制部分正在向數(shù)字化方向發(fā)展。由于數(shù)字化,使開關(guān)電源的控制部分的智能化、零件的共通化、電源的動(dòng)作狀態(tài)的遠(yuǎn)距離監(jiān)測成為了可能,同時(shí)由于它的智能化、零件的共通化使得它能夠靈活地應(yīng)對不同客戶的需求,這就降低了開發(fā)周期和成本。依靠現(xiàn)代數(shù)字化控制和數(shù)字信號處理新技術(shù),數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。 在數(shù)字化領(lǐng)域的今天,最后一個(gè)沒有數(shù)字化的堡壘就是電源領(lǐng)域。近年來,數(shù)字電源的研究勢頭與日俱增,成果也越來越多。雖然目前中國制造的開關(guān)電源占了世界市場的80%以上,但都是傳統(tǒng)的比較低端的模擬電源。高端市場上幾乎沒有我們份額。 本論文研究的主要內(nèi)容是在傳統(tǒng)開關(guān)電源模擬調(diào)節(jié)器的基礎(chǔ)上,提出了一種新的數(shù)字化調(diào)節(jié)器方案,即基于DSP和FPGA的數(shù)字化PID調(diào)節(jié)器。論文對系統(tǒng)方案和電路進(jìn)行了較為具體的設(shè)計(jì),并通過測試取得了預(yù)期結(jié)果。測試證明該方案能夠適合本行業(yè)時(shí)代發(fā)展的步伐,使系統(tǒng)電路更簡單,精度更高,通用性更強(qiáng)。同時(shí)該方案也可用于相關(guān)領(lǐng)域。 本文首先分析了國內(nèi)外開關(guān)電源發(fā)展的現(xiàn)狀,以及研究數(shù)字化開關(guān)電源的意義。然后提出了數(shù)字化開關(guān)電源的總體設(shè)計(jì)框圖和實(shí)現(xiàn)方案,并與傳統(tǒng)的開關(guān)電源做了較為詳細(xì)的比較。本論文的設(shè)計(jì)方案是采用DSP技術(shù)和FPGA技術(shù)來做數(shù)字化PID調(diào)節(jié),通過數(shù)字化PID算法產(chǎn)生PWM波來控制斬波器,控制主回路。從而取代傳統(tǒng)的模擬PID調(diào)節(jié)器,使電路更簡單,精度更高,通用性更強(qiáng)。傳統(tǒng)的模擬開關(guān)電源是將電流電壓反饋信號做PID調(diào)節(jié)后--分立元器件構(gòu)成,采用專用脈寬調(diào)制芯片實(shí)現(xiàn)PWM控制。電流反饋信號來自主回路的電流取樣,電壓反饋信號來自主回路的電壓采樣。再將這兩個(gè)信號分別送至電流調(diào)節(jié)器和電壓調(diào)節(jié)器的反相輸入端,用來實(shí)現(xiàn)閉環(huán)控制。同時(shí)用來保證系統(tǒng)的穩(wěn)定性及實(shí)現(xiàn)系統(tǒng)的過流過壓保護(hù)、電流和電壓值的顯示。電壓、電流的給定信號則由單片機(jī)或電位器提供。再次,文章對各個(gè)模塊從理論和實(shí)際的上都做了仔細(xì)的分析和設(shè)計(jì),并給出了具體的電路圖,同時(shí)寫出了軟件流程圖以及設(shè)計(jì)中應(yīng)該注意的地方。整個(gè)系統(tǒng)由DSP板和ADC板組成。DSP板完成PWM生成、PID運(yùn)算、環(huán)境開關(guān)量檢測、環(huán)境開關(guān)量生成以及本地控制。ADC板主要完成前饋電壓信號采集、負(fù)載電壓信號采集、負(fù)載電流信號采集、以及對信號的一階數(shù)字低通濾波。由于整個(gè)系統(tǒng)是閉環(huán)控制系統(tǒng),要求采樣速率相當(dāng)高。本系統(tǒng)采用FPGA來控制ADC,這樣就避免了高速采樣占用系統(tǒng)資源的問題,減輕了DSP的負(fù)擔(dān)。DSP可以將讀到的ADC信號做PID調(diào)節(jié),從而產(chǎn)生PWM波來控制逆變橋的開關(guān)速率,從而達(dá)到閉環(huán)控制的目的。 最后,對數(shù)字化開關(guān)電源和模擬開關(guān)電源做了對比測試,得出了預(yù)期結(jié)論。同時(shí)也提出了一些需要改進(jìn)的地方,認(rèn)為該方案在其他相關(guān)行業(yè)中可以廣泛地應(yīng)用。模擬控制電路因?yàn)槭褂迷S多零件而需要很大空間,這些零件的參數(shù)值還會(huì)隨著使用時(shí)間、溫度和其它環(huán)境條件的改變而變動(dòng)并對系統(tǒng)穩(wěn)定性和響應(yīng)能力造成負(fù)面影響。數(shù)字電源則剛好相反,同時(shí)數(shù)字控制還能讓硬件頻繁重復(fù)使用、加快上市時(shí)間以及減少開發(fā)成本與風(fēng)險(xiǎn)。在當(dāng)前對產(chǎn)品要求體積小、智能化、共通化、精度高和穩(wěn)定度好等前提條件下,數(shù)字化開關(guān)電源有著廣闊的發(fā)展空間。本系統(tǒng)來基本上達(dá)到了設(shè)計(jì)要求。能夠滿足較高精度的設(shè)計(jì)要求。但對于高精度數(shù)字化電源,系統(tǒng)還有值得改進(jìn)的地方,比如改進(jìn)主控器,提高參考電壓的精度,提高采樣器件的精度等,都可以提高系統(tǒng)的精度。 本系統(tǒng)涉及電子、通信和測控等技術(shù)領(lǐng)域,將數(shù)字PID算法與電力電子技術(shù)、通信技術(shù)等有機(jī)地結(jié)合了起來。本系統(tǒng)的設(shè)計(jì)方案不僅可以用在電源控制器上,只要是相關(guān)的領(lǐng)域都可以采用。

    標(biāo)簽: FPGA DSP 數(shù)字化

    上傳時(shí)間: 2013-06-29

    上傳用戶:dreamboy36

  • 基于FPGA的高速FIR數(shù)字濾波器設(shè)計(jì).rar

    本論文設(shè)計(jì)了一種基于FPGA的高速FIR數(shù)字濾波器,濾波器實(shí)現(xiàn)低通濾波,截止頻率為1MHz,通帶波紋小于1 dB,阻帶最大衰減為-40 dB,輸入輸出數(shù)據(jù)為8位二進(jìn)制,采樣頻率為10MHz。 論文首先簡要介紹了數(shù)字濾波器的基本原理和線性FIR數(shù)字濾波器的性質(zhì)、結(jié)構(gòu),根據(jù)濾波器的性能要求選擇窗函數(shù)、確定系數(shù),在算法上為了滿足數(shù)字濾波器的要求,對系數(shù)放大512倍并取整,并用Matlab對數(shù)字濾波器原理進(jìn)行了證明。同時(shí)簡述了EDA技術(shù)和FPGA設(shè)計(jì)流程。 其次,論文說明了FIR數(shù)字濾波器模塊的劃分,并用Verilog語言在Modelsim環(huán)境下進(jìn)行了功能測試。對于數(shù)字濾波器系數(shù)中的-1,-2,4這些簡單的系數(shù)乘法直接進(jìn)行移位和取反,可以極大的節(jié)省資源和優(yōu)化設(shè)計(jì)。而對普通系數(shù)乘法采用4-BANT(4bits-at-a-time)的并行算法,用加法累加快速實(shí)現(xiàn)了乘積的運(yùn)算;另外,在本設(shè)計(jì)進(jìn)行部分積累加時(shí),采用舍取冗余位,主要是根據(jù)設(shè)計(jì)時(shí)已對系數(shù)進(jìn)行了放大,而輸出時(shí)又要將結(jié)果相應(yīng)的縮小,所以在累加時(shí),提前對部分積縮小,從而減少了運(yùn)算量,從時(shí)間和資源上都得到了優(yōu)化。 論文的最后分別用Modelsim和Quartus II進(jìn)行了FIR數(shù)字濾波器的前仿真和后仿真,將仿真的結(jié)果和Matlab中原理驗(yàn)證時(shí)得到的理想值進(jìn)行了比較,并對所產(chǎn)生的誤差進(jìn)行了分析。仿真結(jié)果表明:本16階FIR數(shù)字濾波器設(shè)計(jì)能夠?qū)崿F(xiàn)截止頻率為1MHz的低通濾波,并且工作頻率可達(dá)150MHz以上。

    標(biāo)簽: FPGA FIR 數(shù)字

    上傳時(shí)間: 2013-05-24

    上傳用戶:qiaoyue

  • 基于FPGA的MPEG4協(xié)同處理器研究

    網(wǎng)絡(luò)帶寬依然在不斷增長(尤其是在本地網(wǎng)),最后一公里的高速接入日益普及;另一方面的情況是大容量的磁盤、FLASH移動(dòng)存儲盤和激光盤的容量不斷增大,使得傳送和儲存數(shù)據(jù)的成本不斷地下降。不僅使人發(fā)問:我們孜孜不倦的搞視頻壓縮高級算法還有多少意義?我們可以看到,算法的復(fù)雜性日益增加,但性能的提高卻接近邊緣。 是什么還在要求更高的壓縮速率?還有被我們遺忘的地方嗎?還有什么應(yīng)用讓我們繼續(xù)追求更精妙的壓縮算法? 在作者看來,這個(gè)應(yīng)用領(lǐng)域就是移動(dòng)視頻服務(wù)。無線頻譜這種稀缺資源的有限性決定了我們必須繼續(xù)對視頻壓縮技術(shù)進(jìn)行研究。即使伴隨UMTS/IMT2000的到來,移動(dòng)終端可以獲得的數(shù)據(jù)速率也限制在144Kbit/s,在微蜂窩的時(shí)候最高能達(dá)到的速率上限也在2Mbit/s。144Kbit/s的速率對于較高質(zhì)量的視頻傳輸來講,仍然是有限的。因此,可以預(yù)見,移動(dòng)終端的空中接口這個(gè)瓶頸使得我們必須繼續(xù)進(jìn)行視頻壓縮。 另一方面,移動(dòng)終端領(lǐng)域開發(fā)視頻壓縮算法,在其低功耗和實(shí)時(shí)性要求下,也是異常困難的。為了減少計(jì)算的復(fù)雜性和運(yùn)動(dòng)估計(jì)的功耗,業(yè)界提出了許多快速算法,例如2-D的對數(shù)搜索,三步搜索,聯(lián)合搜索。盡管這些方法減少了功耗,其結(jié)果是視頻壓縮性能的降低,因?yàn)檫@些算法的本質(zhì)是減少了運(yùn)動(dòng)搜索的空間。為了實(shí)現(xiàn)運(yùn)動(dòng)搜索的低功耗,在電路領(lǐng)域又提出了搜索窗口和時(shí)鐘管理的措施。但這些方法都是在犧牲視頻壓縮比性能的基礎(chǔ)進(jìn)行的折中,并沒有強(qiáng)調(diào)算法映射結(jié)構(gòu)上做出處理。 本論文提出了一種新的解決MPEG-4運(yùn)動(dòng)估計(jì)運(yùn)算的低功耗實(shí)時(shí)處理器架構(gòu)。其基礎(chǔ)是采用了心肌陣列并行處理技術(shù)和低功耗控制電路。運(yùn)動(dòng)估計(jì)的繁復(fù)運(yùn)算通過心肌陣列分布式運(yùn)算得到有效處理。從理論上看,心肌陣列有其簡單易理解性,然后,由于FPGA的互聯(lián)網(wǎng)絡(luò)有限性,設(shè)計(jì)這樣一個(gè)陣列仍有許多值得注意的問題。論文提出使用保守近似處理在全局運(yùn)動(dòng)估計(jì)中減少功耗,其本質(zhì)是消除不必要的冗余運(yùn)算。宏塊的最小誤差匹配是一個(gè)典型的串行操作過程。論文新提出的方法是在進(jìn)行絕對匹配前使用保守計(jì)算,如果保守誤差值與最小誤差差別過大,則不進(jìn)行絕對誤差計(jì)算。 總的說來,論文實(shí)現(xiàn)了兩個(gè)目標(biāo):通過心肌陣列實(shí)現(xiàn)了實(shí)時(shí)的運(yùn)動(dòng)估計(jì)編碼,通過在算法層次引入控制電路,降低運(yùn)動(dòng)估計(jì)電路的功耗。

    標(biāo)簽: MPEG4 FPGA 處理器

    上傳時(shí)間: 2013-06-23

    上傳用戶:lacsx

主站蜘蛛池模板: 肥西县| 梅河口市| 商水县| 甘肃省| 中阳县| 中山市| 勃利县| 衡阳市| 临高县| 五峰| 宣城市| 武夷山市| 和林格尔县| 本溪市| 平舆县| 井冈山市| 克山县| 榆社县| 阳原县| 邢台市| 梧州市| 吴川市| 呼和浩特市| 玉环县| 无极县| 长乐市| 惠州市| 衡水市| 什邡市| 平舆县| 卢湾区| 兴宁市| 华蓥市| 叙永县| 余江县| 北宁市| 台北市| 延庆县| 永济市| 吉水县| 唐海县|