本文主要介紹了如何運用可編程邏輯器件(FPGA)實現(xiàn)電機的變頻調(diào)速控制系統(tǒng)。 目前，電機控制芯片主要有兩種選擇。一種是專用集成芯片(ASIC)，一種是單片機(MCU)或數(shù)字信號處理器(DSP)。而FPGA的數(shù)字資源豐富、工作頻率高、可在系統(tǒng)編程等特點使得開發(fā)靈活、開發(fā)周期相對短，可以取代前二種通用的方式。本文利用80C196KC和FPGA控制感應電機，簡化了硬件和軟件設計，并充分利用了FPGA的快速性，利用FPGA，除本身可以用來控制電機以外：可以制成通用的“IP核”應用到MCU(或DSP)，或是作為片內(nèi)外設，這樣就節(jié)約了片內(nèi)資源；另外，它還是ASIC設計的驗證的必經(jīng)階段，這是本文選題和工作的意義。本文設計的FPGA調(diào)速控制系統(tǒng)以及2個IP核，下載到芯片，通過驗證。 本文第一章緒論介紹了可編程邏輯器件的發(fā)展、應用，以及EDA的發(fā)展歷程，還介紹了ASIC等。針對FPGA的快速發(fā)展，論述了它在變頻調(diào)速技術應用中的優(yōu)勢。 第二章介紹了交流電動機變頻調(diào)速技術及其相關技術的發(fā)展和應用情況。著重介紹了電壓空間矢量調(diào)制方式，以及矢量控制技術、技術發(fā)展。 第三章詳細介紹了SVPWM調(diào)速系統(tǒng)整個系統(tǒng)的FPGA設計，給出了設計思路、具體方案、邏輯時序分析；最后給出了軟件仿真結果和實驗波形對照。文中還給出了SVPWM調(diào)速系統(tǒng)運用的FPGA設計結果，驅動電機，得到實驗波形。論證了FPGA在調(diào)速系統(tǒng)應用中的可行性和意義。 第四章介紹了作者針對課題相關的一些內(nèi)容所設計出的IP核，給出的實驗結果等。 論文最后，對本課題所做的工作進行了簡單的總結。
標簽： FPGA 全數(shù)字 交流變頻 調(diào)速系統(tǒng)
上傳時間： 2013-04-24
上傳用戶：zhaiyanzhong
微電子技術的發(fā)展，特別是可編程邏輯器件的產(chǎn)生加速了電子設計技術的發(fā)展，現(xiàn)代電子設計技術的核心日趨轉向基于計算機的電子設計自動化技術，即EDA技術。EDA技術采用的自頂向下設計流程代替了原有的自下而上設計流程，縮短了集成電路的開發(fā)周期，節(jié)省了開發(fā)費用，促進了集成電路的發(fā)展。布局布線是計算機設計自動化的一個重要環(huán)節(jié)，也是計算機輔助設計的一個重要課題，其性能的好壞直接影響到電子設計自動化技術的可靠性。 本文首先介紹了布局布線前的背景知識，然后對學術上成熟的VPR布局布線工具所采用的算法進行了闡述，分別介紹用于布局的模擬退火算法和布線的A*迭代式迷宮搜索算法，最后重點研究了自動布線算法，并作出了以下改進；根據(jù)FPGA布線算法的需要對雙向啟發(fā)式搜索算法進行了相應的理論分析及改進；基于VPR實現(xiàn)了網(wǎng)線遞增排序方法，并與網(wǎng)線遞減排序進行了比較；在原有的時序驅動布線啟發(fā)式函數(shù)中引入了面積約束條件以節(jié)約FPGA布線的面積。 通過對測試數(shù)據(jù)的分析比較，發(fā)現(xiàn)：引入雙向啟發(fā)式搜索算法能大大增加布線拆線的速度；遞增有序比遞減有序布線減少了運行時間；時序驅動布線算法中引入面積約束后，大大減少了布線面積。
上傳時間： 2013-07-17
上傳用戶：yxgi5
前幾天在21IC上下載了, 發(fā)現(xiàn)指針一章有問題。寫出來讓大家批評！ 如果我錯了，希望大家也來批評，一起進步！如果我沒錯，希望對后生輩有一點意義，以免被作者誤導！
上傳時間： 2013-05-20
上傳用戶：121212121212
隨著微電子技術和電力電子技術的飛速發(fā)展，運動控制系統(tǒng)正朝著通用化、智能化、微型化的方向發(fā)展。目前，以數(shù)字信號處理器（DSP）和現(xiàn)場可編程門陣列（FPGA）為核心的運動控制卡已成為運動控制器的發(fā)展主流。它可方便地以插卡形式嵌入PC機，將PC機強大的信息處理能力和開放式特點與運動控制卡的運動控制能力相結合，具有信息處理能力強、開放程度高、運動控制方便、通用性好的特點。因此，本文通過對運動控制技術的深入研究，開發(fā)了一款以DSP和FPGA為主控單元、基于PCI總線的運動控制卡。 首先，設計了運動控制卡硬件電路，對控制卡的DSP和FPGA外圍電路、PCI總線接口電路、模擬量輸出電路、編碼器信號采集電路、通用I/O接口電路等實現(xiàn)方法進行了詳細討論。 為提高控制卡的硬件集成度和可靠性，通過對FPGA的編程設計，在FPGA中實現(xiàn)了PCI總線目標設備接口控制器、雙端口RAM、DDA精插補電路、DAC接口電路、編碼器信號處理電路和數(shù)字I/O信號處理電路。 基于改進的數(shù)字PID控制器和前饋控制，設計開發(fā)了運動控制卡的位置閉環(huán)伺服控制器，并整定了控制器參數(shù)，獲得良好的伺服控制特性。 最后，采用WinDriver開發(fā)了控制卡的驅動程序，并詳細介紹了驅動程序的開發(fā)流程。
上傳時間： 2013-08-01
上傳用戶：00.00
目錄 第1章 初識Protel 99SE 1．1 Protel 99SE的特點 1．2 Protel 99SE的安裝 1．2．1 主程序的安裝 1．2．2 補丁程序的安裝 1．2．3 附加程序的安裝 1．3 Protel 99SE的啟動與工作界面 第2章 設計電路原理圖 2．1 創(chuàng)建一個新的設計數(shù)據(jù)庫 2．2 啟動原理圖編輯器 2．3 繪制原理圖前的參數(shù)設置 2．3．1 工作窗口的打開／切換／關閉 2．3．2 工具欄的打開／關閉 2．3．3 繪圖區(qū)域的放大／縮小 2．3．4 圖紙參數(shù)設置 2．4 裝入元件庫 2．5 放置元器件 2．5．1 通過原理圖瀏覽器放置元器件 2．5．2 通過菜單命令放置元器件 2．6 調(diào)整元器件位置 2．6．1 移動元器件 2．6．2 旋轉元器件 2．6．3 復制元器件 2．6．4 刪除元器件 2．7 編輯元器件屬性 2．8 繪制電路原理圖 2．8．1 普通導線連接 2．8．2 總線連接 2．8．3 輸入／輸出端口連接 2．9 Protel 99SE的文件管理 2．9．1 保存文件 2．9．2 更改文件名稱 2．9．3 打開設計文件 2．9．4 關閉設計文件 2．9．5 刪除設計文件 第3章 設計層次電路原理圖 3．1 自頂向下設計層次原理圖 3．1．1 建立層次原理圖總圖 3．1．2 建立層次原理圖功能電路原理圖 3．2 自底向上設計層次原理圖 3．3 層次原理圖總圖／功能電路原理圖之間的切換 第4章 電路原理圖的后期處理 4．1 檢查電路原理圖 4．1．1 重新排列元器件序號 4．1．2 電氣規(guī)則測試 4．2 電路原理圖的修飾 4．2．1 在原理圖瀏覽器中管理電路圖 4．2．2 對齊排列元器件 4．2．3 對節(jié)點／導線進行整體修改 4．2．4 在電路原理圖中添加文本框 4．3 放置印制電路板布線符號 第5章 制作／編輯電路原理圖元器件庫 5．1 創(chuàng)建一個新的設計數(shù)據(jù)庫 5．2 啟動元器件庫編輯器 5．3 編輯元器件庫的常用工具 5．3．1 繪圖工具 5．3．2 IEEE符號工具 5．4 在元器件庫中制作新元器件 5．4．1 制作新元器件前的設置 5．4．2 繪制新元器件 5．4．3 在同一數(shù)據(jù)庫下創(chuàng)建一個新的元器件庫 5．4．4 修改原有的元器件使其成為新元器件 5．4．5 從電路原理圖中提取元器件庫 第6章 生成各種原理圖報表文件 6．1 生成網(wǎng)絡表文件 6．1．1 網(wǎng)絡表文件的結構 6．1．2 網(wǎng)絡表文件的生成方法 6．2 生成元器件材料清單列表 6．3 生成層次原理圖組織列表 6．4 生成層次原理圖元器件參考列表 6．5 生成元器件引腳列表 第7章 設計印制電路板 7．1 肩動印制電路板編輯器 7．2 PCB的組成 7．3 PCB中的元器件 7．3．1 PCB中的元器件組成 7．3．2 PCB中的元器件封裝 7．4 設置工作層面 7．5 設置PCB工作參數(shù) 7．5．1 設置布線參數(shù) 7．5．2 設置顯示模式 7．5．3 設置幾何圖形顯示／隱藏功能 7．6 對PCB進行布線 7．6．1 準備電路原理圖并設置元器件屬性 7．6．2 啟動印制電路板編輯器 7．6．3 設定PCB的幾何尺寸 7．6．4 加載元器件封裝庫 7．6．4 裝入網(wǎng)絡表 7．6．5 調(diào)整元器件布局 7．6．6 修改元器件標灃 7．6．7 自動布線參數(shù)設置 7．6．8 自動布線器參數(shù)設置 7．6．9 選擇自動布線方式 7．6．10 手動布線 7．7 PCB布線后的手動調(diào)整 7．7．1 增加元器件封裝 7．7．2 手動調(diào)整布線 7．7．3 手動調(diào)整布線寬度 7．7．4 補淚焊 7．7．5 在PcB上放置漢字 7．8 通過PCB編輯瀏覽器進行PCB的管理 7．8．1 設置網(wǎng)絡顏色屬性 7．8．2 快速查找焊盤 7．9 顯示PCB的3D效果圖 7．10 生成PCB鉆孔文件報表 ......
上傳時間： 2013-06-17
上傳用戶：wanqunsheng
混合信號示波器 (MSO) 已成為 當今嵌入設備設計師的首選工具。 安捷倫科技公司 (前惠普公司) 于 1996年推出了首款MSO，并于近日 推出了第三代MSO。所有主要示波 器廠商現(xiàn)在都可提供混合信號示波 器。MSO在基礎示波器功能中增加 了16 個或更多邏輯分析儀采集信 道，及串行總線觸發(fā)和協(xié)議解碼功 能，研發(fā)工程師和技術人員可更快 調(diào)試其混合信號設計。MSO可彌補 傳統(tǒng)數(shù)字存儲示波器 (DSO) 和當今 更加復雜的邏輯分析儀及串行總線 協(xié)議分析儀之間的差距。那么MSO 與傳統(tǒng)DSO 相比，有哪些改善? 不 同廠商的MSO 之間的差別是什么?
標簽： 數(shù)字示波器 死區(qū)時間
上傳時間： 2013-04-24
上傳用戶：huql11633
5月1日凌晨發(fā)布第一測試版 功能介紹: 1.生成中英文數(shù)字混合的字符串的字模數(shù)據(jù). 2.可選擇字體，大小，并且可獨立調(diào)整文字的長和寬，生成任意形狀的字符。 3.各種旋轉，翻轉文字功能 4.任意調(diào)整輸出點陣大小，并任意調(diào)整字符在點陣中的位置。 5.字模數(shù)據(jù)輸出可自定義各種格式，系統(tǒng)預設了C語言和匯編語言兩種格式，并且可自己 定義出新的數(shù)據(jù)輸出格式；每行輸出數(shù)據(jù)個數(shù)可調(diào)。 6.支持四種取模方式：逐行（就是橫向逐行取點），逐列（縱向逐列取點），行列（先 橫向取第一行的8個點作為第一個字節(jié)，然后縱向取第二行的8個點作為第二個字節(jié)……）， 列行（先縱向取第一列的前8個點作為第一個字節(jié)，然后橫向取第二列的前8個點作為第二個 字節(jié)……） 7.支持陰碼（亮點為1），陽碼（亮點為0）取模 8.支持縱向（第一位為低位）（，倒向第一位為高位）取模 9.輸出數(shù)制可選16進制或10進制 10.可生成索引文件，用于在生成的大量字庫中可快速檢索到需要的漢字 11.動態(tài)液晶面板彷真，可調(diào)節(jié)彷真面板象素點大小和顏色 12.圖形模式下可任意用鼠標作畫，左鍵畫圖，右鍵擦圖。 12.旋轉，翻轉，平移等字符模式下的功能也可用與對BMP圖象的處理 版本為pctolcd1.94 5月1日晚上發(fā)布第二測試版 更新如下: 1.增加鎖定點陣大小功能，例如可鎖定24X24點陣大小，然后調(diào)節(jié)獨立調(diào)節(jié)字點陣的大小 2.增加熱鍵功能，可用光標配合Ctrl,Shift對文字大小和位置修改 3.增加精簡輸出格式選項 4.把文字輸入框換成了文字輸入組合框，這樣就可以保存歷史紀錄。 5.輸出數(shù)據(jù)會自動清除以前的數(shù)據(jù) 6.可隱藏自定義格式，簡化操作 7.一些小的BUG修正。 版本為pctolcd2.03 5月3日凌晨發(fā)布第三測試版 更新如下: 1.增加了一些小東西，例如演示動畫一類的，我懶的一一寫了 2.改掉一些可惡的小BUG，例如點陣輸入框的自動完成。 3.增加大量文字處理和導入TXT文本文件功能，并且可以去除文本中的空白和重復字符， 可以對文本進行排序，適合于生成小字庫。我這里測試是3萬多字的TXT文件在2分鐘內(nèi)轉成16X16點陣的字庫文件。 版本號為pctolcd2.53 由于本軟件側重于對字符的處理，所以在圖象方面功能較弱，請見晾。 5月8日發(fā)布正式版 正式版已經(jīng)開始朝著液晶字庫生成軟件的方向進化了,我在后來的更新中把主要精力也放 在這部分,由于我目前還沒有發(fā)現(xiàn)有同類的軟件具備這個功能,也無法得到任何的參考,只能 自己摸索前進,所以如果還有不方便的地方請大家多提意見. 具體更新如下: 1.重寫大部分的內(nèi)核代碼以配合漢字庫生成的功能,目前這個內(nèi)核已經(jīng)進行了反復的測試, 相信穩(wěn)定性和速度較前一版本有了巨大的提高. 2.去掉那個比較愚蠢的熱鍵區(qū)了,因為用處不大 3.增加漢字庫生成功能,這是最重要的改進之處,下文將詳細介紹. 4.修正許多小BUG,使軟件更加成熟些. 5月12日發(fā)布完美版 這次發(fā)布的PCtoLCD2002完美版與前一版本相比沒有增加太多的功能，因為我覺得現(xiàn)有的這些功能已經(jīng)足夠用于生成各種字模的需要了，所以完美版的主要工作是反復測試，精心去除各種BUG，以及調(diào)節(jié)一些細微之處，目的當然就是追求完美！不過世上不會有真正完美的東西，這個軟件也不例外，而且這個軟件從頭至尾全部是我一個人編寫完成，精力有限，難免會顧此失彼，如果大家發(fā)現(xiàn)了這個版本中存在的BUG，請及時告訴我。 更新說明： 1。界面采用新的字體，不會再有那種難看的黑色粗體字，比以前的要漂亮多了。 2。加入全面的提示幫助，盡量減少普通用戶的各種疑惑。 3。修正生成文件的擴展名的一些BUG，不會總是加上FON的擴展名了。 4。修正生成字模數(shù)據(jù)的一些格式BUG，現(xiàn)在生成的C51格式字模數(shù)據(jù)基本上可以直接粘貼到源程序中使用而不需要修改了 5。加入新的字模數(shù)據(jù)格式調(diào)整項，允許用戶更自由的定制自己需要的數(shù)據(jù)格式 6。最重要的更新：全面支持保存當前設置功能，用戶設置的字模格式，主窗口狀態(tài)和字庫生成窗口選項信息均可保存，下一次打開窗口時不用重新設置。 7。修正了新建圖象時會自動跳到圖形模式的BUG 8。增加輸出緊湊格式數(shù)據(jù)選項，可以生成不包含空白行的字模數(shù)據(jù)。 9。完善了每行數(shù)據(jù)顯示個數(shù)的功能，可以任意設置每行顯示的數(shù)據(jù)個數(shù)，并同時可以設置每行索引數(shù)據(jù)顯示個數(shù)。 10。修正了取模說明的一些錯誤，并改動了格式。 11。現(xiàn)在當用戶選擇10進制輸出時，會自動去掉生成字模數(shù)據(jù)前的“0x",或后面的“H”，選擇16進制時則會自動加上。 12。對各個窗體重新設計以全面適應最大化的需要，如果您覺得當前窗口不夠大，可以最大化使用。 13。增加生成英文點陣字庫功能，可自動生成ASCII碼從0-127的任意點陣字庫，使用方法同生成國標點陣字庫功能。 14。再次優(yōu)化代碼，去掉各種調(diào)試信息，使程序速度再快一些。 15。還有許多細微的調(diào)整我記不清了…… 需要注意的地方： 在測試的過程中我發(fā)現(xiàn)了一個問題：在WIN98或WINME下當用戶直接生成特大點陣的字模時（例如320*320，1024*768的漢字字模），此時由于數(shù)據(jù)量非常龐大，而WIN98/WINME會有64K的數(shù)據(jù)容量限制，所以在主窗口中是無法得到全部的字模數(shù)據(jù)的，這時您需要使用字庫生成功能，通過形成一個數(shù)據(jù)文件才能得到完整的字模數(shù)據(jù)。 我認為到現(xiàn)在這個軟件功能已經(jīng)很完善了，但可能使用上有點不方便，如果你有什么不明白 的地方，可以發(fā)帖子或發(fā)MAIL詢問
上傳時間： 2013-07-26
上傳用戶：sssnaxie
低密度校驗碼（LDPC，Low Density Parity Check Code）是一種性能接近香農(nóng)極限的信道編碼，已被廣泛地采用到各種無線通信領域標準中，包括我國的數(shù)字電視地面?zhèn)鬏敇藴省W洲第二代衛(wèi)星數(shù)字視頻廣播標準（DVB-S2，Digital Video Broadcasting-Satellite 2）、IEEE 802.11n、IEEE 802.16e等。它是3G乃至將來4G通信系統(tǒng)中的核心技術之一。 當今LDPC碼構造的主流方向有兩個，分別是結合準循環(huán)（QC，Quasi Cyclic）移位結構的單次擴展構造和類似重復累積（RA，Repeat Accumulate）碼構造。相應地，主要的LDPC碼編碼算法有基于生成矩陣的算法和基于迭代譯碼的算法。基于生成矩陣的編碼算法吞吐量高，但是需要較多的寄存器和ROM資源；基于迭代譯碼的編碼算法實現(xiàn)簡單，但是吞吐量不高，且不容易構造高性能的好碼。 本文在研究了上述幾種碼構造和編碼算法之后，結合編譯碼器綜合實現(xiàn)的復雜度考慮，提出了一種切實可行的基于二次擴展（Dex，Duplex Expansion）的QC-LDPC碼構造方法，以實現(xiàn)高吞吐量的LDPC碼收發(fā)端；并且充分利用該類碼校驗矩陣準循環(huán)移位結構的特點，結合RU算法，提出了一種新編碼器的設計方案。 基于二次擴展的QC-LDPC碼構造方法，是通過對母矩陣先后進行亂序擴展（Pex，Permutation Expansion）和循環(huán)移位擴展（CSEx，Cyclic Shift Expansion）實現(xiàn)的。在此基礎上，為了實現(xiàn)可變碼長、可變碼率，一般編譯碼器需同時支持多個亂序擴展和循環(huán)移位擴展的擴展因子。本文所述二次擴展構造方法的特點在于，固定循環(huán)移位擴展的擴展因子大小不變，支持多個亂序擴展的擴展因子，使得譯碼器結構得以精簡；構造得到的碼字具有近似規(guī)則碼的結構，便于硬件實現(xiàn)；（偽）隨機生成的循環(huán)移位系數(shù)能夠提高碼字的誤碼性能，是對硬件實現(xiàn)和誤碼性能的一種折中。 新編碼器在很大程度上考慮了資源的復用，使得實現(xiàn)復雜度近似與碼長成正比。考慮到吞吐量的要求，新編碼器結構完全拋棄了RU算法中串行的前向替換（FS，F(xiàn)orward Substitution）模塊，同時簡化了流水線結構，由原先RU算法的6級降低為4級；為了縮短編碼延時，設計時安排每一級流水線計算所需的時鐘數(shù)大致相同。 這種碼字構造和編碼聯(lián)合設計方案具有以下優(yōu)勢：相比RU算法，新方案對可變碼長、可變碼率的支持更靈活，吞吐量也更大；相比基于生成矩陣的編碼算法，新方案節(jié)省了50％以上的寄存器和ROM資源，單位資源下的吞吐量更大；相比類似重復累積碼結構的基于迭代譯碼的編碼算法，新方案使高性能LDPC碼的構造更為方便。以上結果都在Xilinx Virtex II pro 70 FPGA上得到驗證。 通過在實驗板上實測表明，上述基于二次擴展的QC-LDPC碼構造和相應的編碼方案能夠實現(xiàn)高吞吐量LDPC碼收發(fā)端，在實際應用中具有很高的價值。 目前，LDPC碼正向著非規(guī)則、自適應、信源信道及調(diào)制聯(lián)合編碼方向發(fā)展。跨層聯(lián)合編碼的構造方法，及其對應的編碼算法，也必將成為信道編碼理論未來的研究重點。
上傳時間： 2013-07-26
上傳用戶：qoovoop
可編程邏輯芯片特別是現(xiàn)場可編程門陣列(Field-Programmable Gate Array，F(xiàn)PGA)芯片的快速發(fā)展，使得新的芯片能夠根據(jù)具體應用動態(tài)地調(diào)整結構以獲得更好的性能，這類芯片稱為動態(tài)可重構FPGA芯片(Dynamically ReconfigurableFPGA，DRFPGA)。然而，使用這類芯片構建的可重構系統(tǒng)在實際應用前還有許多問題需要解決。一個基本的問題就是動態(tài)可重構FPGA芯片中的可重構功能單元(Reconfigurable Functional Unit，RFU)的模塊布局問題和模塊間的布線問題。 本文從基本的FPGA芯片結構和CAD算法談起，介紹了可重構計算的概念，建立了可重構計算系統(tǒng)模型和動態(tài)可重構FPGA芯片模型，在此模型上提出一個基于劃分和時延驅動的在線布局算法，和一個基于Pathfinder協(xié)商擁塞算法的布線算法，來解決動態(tài)可重構FPGA芯片的布局和布線問題。由硬件描述語言(Hardware Description Language，HDL)描述的電路首先被劃分成有限數(shù)目的層，然后將這些電路層布局到芯片的每一層，同時確保關鍵路徑的時延最小。實驗結果表明，布局算法與傳統(tǒng)的布局算法(或者文獻[37]中的算法)相比，在時延上平均減少27％，在線長上平均減少34％(或者11％)，在運行時間上平均減少42％(或者97％)。布線算法與傳統(tǒng)的布線算法相比，能夠將線長降低26％，將水平通道寬度降低27％，顯示出較高的性能。
標簽： FPGA 動態(tài)可重構 布局布線 算法研究
上傳時間： 2013-05-24
上傳用戶：Neoemily
波前處理機是自適應光學系統(tǒng)中實時信號處理和運算的核心，隨著自適應光學系統(tǒng)得發(fā)展，波前傳感器的采樣頻率越來越高，這就要求波前處理機必須有更強的數(shù)據(jù)處理能力以保證系統(tǒng)的實時性。在整個波前處理機的工作流程中，對CCD傳來的實時圖像數(shù)據(jù)進行實時處理是第一步，也是十分重要的一步。如果不能保證圖像處理的實時性，那么后續(xù)的處理過程都無從談起。因此，研制高性能的圖像處理平臺，對波前處理機性能的提高具有十分重要的意義。 論文介紹了本研究課題的背景以及國內(nèi)外圖像處理技術的應用和發(fā)展狀況，接著介紹了傳統(tǒng)的專用和通用圖像處理系統(tǒng)的結構、特點和模型，并通過分析DSP芯片以及DSP系統(tǒng)的特點，提出了基于DSP和FPGA芯片的實時圖像處理系統(tǒng)。該系統(tǒng)不同于傳統(tǒng)基于PC機模式的圖像處理系統(tǒng)，發(fā)揮了DSP和FPGA兩者的優(yōu)勢，能更好地提高圖像處理系統(tǒng)實時性能，同時也最大可能地降低成本。 論文根據(jù)圖像處理系統(tǒng)的設計目的、應用需求確定了器件的選型。介紹了主要的器件，接著從系統(tǒng)架構、邏輯結構、硬件各功能模塊組成等方面詳細介紹了DSP+FPGA圖像處理系統(tǒng)硬件設計，并分析了包括各種參數(shù)指標選擇、連接方式在內(nèi)的具體設計方法以及應該注意的問題。 論文在闡述傳輸線理論的基礎上，在制作PCB電路板的過程中，針對高速電路設計中易出現(xiàn)的問題，詳細分析了高速PCB設計中的信號完整性問題，包括反射、串擾等，說明了高速PCB的信號完整性、電源完整性和電磁兼容性問題及其解決方法，進行了一定的理論和技術探討和研究。 論文還介紹了基于FPGA的邏輯設計，包括了圖像采集模塊的工作原理、設計方案和SDRAM控制器的設計，介紹了SDRAM的基本操作和工作時序，重點闡述系統(tǒng)中可編程器件內(nèi)部模塊化SDRAM控制器的設計及仿真結果。 論文最后描述了硬件系統(tǒng)的測試及調(diào)試流程，并給出了部分的調(diào)試結果。 該系統(tǒng)主要優(yōu)點有：實時性、高速性。硬件設計的執(zhí)行速度，在高速DSP和FPGA中實現(xiàn)信號處理算法程序，保證了系統(tǒng)實時性的實現(xiàn)；性價比高。自行研究設計的電路及硬件系統(tǒng)比較好的解決了高速實時圖像處理的需求。
上傳時間： 2013-04-24
上傳用戶：firstbyte
