電力系統(tǒng)頻率性能是電力系統(tǒng)主要評價指標(biāo)之一,維持系統(tǒng)頻率穩(wěn)定對用戶端和發(fā)電端設(shè)備具有重要意義。正常運行時電力系統(tǒng)的頻率應(yīng)保持在.50±0.2Hz范圍內(nèi),電網(wǎng)頻率若超出該范圍將對用戶端和發(fā)電端設(shè)備產(chǎn)生不利影響,例如使異步電動機超過或低于額定轉(zhuǎn)速,從而對設(shè)備或產(chǎn)品造成不利影響。 先前,由于采用相對落后的A標(biāo)準(zhǔn)和聯(lián)絡(luò)線控制模式,為了遵守A標(biāo)準(zhǔn)而避免功率反調(diào)和控制無意交換電量避免被罰款,各控制區(qū)域?qū)Ρ緟^(qū)域內(nèi)發(fā)電廠的一次調(diào)節(jié)性能不很關(guān)注,也沒有相應(yīng)的評價標(biāo)準(zhǔn)和管理規(guī)定,甚至出于自身利益的考慮允許發(fā)電廠將其一次調(diào)節(jié)功能予以閉鎖。 CPS標(biāo)準(zhǔn)的實施,聯(lián)絡(luò)線控制模式采用先進的TBC模式,一次調(diào)節(jié)性能成為影響各控制區(qū)域評價指標(biāo)好壞的因素之一。各控制區(qū)域?qū)Ρ緟^(qū)域內(nèi)電廠一次調(diào)節(jié)能力開始關(guān)注,其調(diào)節(jié)性能的評價研究成為熱點。 前期工作提出了一種新的評價指標(biāo)。該指標(biāo)依據(jù)電網(wǎng)頻率和電廠功率這兩個隨機變量之間的相關(guān)系數(shù)來定量分析調(diào)節(jié)是否對頻率的恢復(fù)有利。這個新的考核指標(biāo)有如下的特點:第一,這是一種基于概率的用長期的實時數(shù)據(jù)累計反映機組一次調(diào)頻能力的指標(biāo);第二,它能正確反映發(fā)電機組的一次調(diào)頻投切狀態(tài)及調(diào)節(jié)能力。 通過matlab仿真表明,前期工作所提出的新指標(biāo)對發(fā)電機組的各項指標(biāo)是有效的,然而前期工作所提出的新指標(biāo)尚有數(shù)個問題需要解決。本文著重解決其中的均值時間長度問題和機組一次功率的獲取問題。其中關(guān)于機組一次功率的獲取由于機組在執(zhí)行二次調(diào)節(jié)時是一二次聯(lián)合動作的,而且最終的動作執(zhí)行者同為汽輪機的進氣閥門(火電機組的情況),故一直是一個較難解決的問題。本文主要從機組二次調(diào)解的目標(biāo)曲線出發(fā),并做出適當(dāng)調(diào)整,得到所需的一次功率。在指標(biāo)的均值時間長度方面主要是針對功率和頻率采樣時間、頻率的傳輸延時和SCADA系統(tǒng)的壞數(shù)據(jù)這三方面的影響,綜合設(shè)定一個較為合理的時間長度。
上傳時間: 2013-07-03
上傳用戶:sowhat
擴頻通信,即擴展頻譜通信技術(shù)(Spread Spectrum Communication),它與光纖通信、衛(wèi)星通信一同被譽為進入信息時代的三大高技術(shù)通信傳輸方式。 擴頻通信是將待傳送的信息數(shù)據(jù)用偽隨機編碼序列,也即擴頻序列(SpreadSequence)調(diào)制,實現(xiàn)頻譜擴展后再進行傳輸。接收端則采用相同的編碼進行解調(diào)及相關(guān)處理,恢復(fù)出原始信息數(shù)據(jù)。 擴頻通信系統(tǒng)與常規(guī)的通信系統(tǒng)相比,具有很強的抗人為干擾,抗窄帶干擾,抗多徑干擾的能力,并具有信息隱蔽、多址保密通信等特點。 現(xiàn)場可編輯門陣列FPGA(Field Programmable Gate Array)提供了極強的靈活性,可讓設(shè)計者開發(fā)出滿足多種標(biāo)準(zhǔn)的產(chǎn)品。FPGA所固有的靈活性和性能也可讓設(shè)計者緊跟新標(biāo)準(zhǔn)的變化,并能提供可行的方法來滿足不斷變化的標(biāo)準(zhǔn)要求。 EDA 工具的出現(xiàn)使用戶在對FPGA設(shè)計的輸入、綜合、仿真時非常方便。EDA打破了軟硬件之間最后的屏障,使軟硬件工程師們有了真正的共同語言,使目前一切仍處于計算機輔助設(shè)計(CAD)和規(guī)劃的電子設(shè)計活動產(chǎn)生了實在的設(shè)計實體論文對擴頻通信系統(tǒng)和FPGA設(shè)計方法進行了相關(guān)研究,并且用Altera公司的最新的FPGA開發(fā)平臺QuartusII實現(xiàn)了一個基帶擴頻通信系統(tǒng)的發(fā)送端部分,最后用軟件Protel99SE設(shè)計了相應(yīng)的硬件電路。 該系統(tǒng)的設(shè)計主要分為兩個部分。第一部分是用QuartusII軟件設(shè)計了系統(tǒng)的VHDL語言描述代碼,并對系統(tǒng)中每個模塊和整個系統(tǒng)進行相應(yīng)的功能仿真和時序時延仿真;第二部分是設(shè)計了以FPGA芯片EP1C3T144C8N為核心的系統(tǒng)硬件電路,并進行了相關(guān)測試,完成了預(yù)定的功能。
上傳時間: 2013-07-26
上傳用戶:15679277906
在數(shù)字電視系統(tǒng)中,MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié),所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前,只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù),能夠采用MPEG-2可變碼率統(tǒng)計復(fù)用方法提高帶寬利用率,保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間,市場潛力巨大,因此對復(fù)用器的研究開發(fā)非常重要。本文針對復(fù)用器及其接口技術(shù)進行研究并設(shè)計出成形產(chǎn)品。 文中首先對MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進行分析。重點研究了復(fù)用器中的部分關(guān)鍵技術(shù):PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗算法,給出了實現(xiàn)方法,并通過了硬件驗證。然后對復(fù)用器中主要用到的AsI接口和DS3接口進行了分析與研究,給出了設(shè)計方法,并通過了硬件驗證。 本文的主要工作如下: ●首先對復(fù)用器整體功能進行詳細(xì)分析,并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計方案。 ●在FPGA上采用c語言實現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實現(xiàn)快速的PID映射方法,并根據(jù)FPGA特點給出一種新的PID映射方法,減少了邏輯資源的使用,提高了穩(wěn)定性。 ●采用Verilog設(shè)計了SI信息提取與重構(gòu)的硬件平臺,并用c語言實現(xiàn)了SDT表的提取與重構(gòu)算法,在FPGA中成功實現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實現(xiàn)了.ASI接口,主要分析了位同步的實現(xiàn)過程,實現(xiàn)了一種新的快速實現(xiàn)字節(jié)同步的設(shè)計。 ●在FPGA上實現(xiàn)了DS3接口,提出并實現(xiàn)了一種兼容式DS3接口設(shè)計。并對幀同步設(shè)計進行改進。 ●完成部分PCB版圖設(shè)計,并進行調(diào)試監(jiān)測。 本復(fù)用器設(shè)計最大特點是將軟件設(shè)計和硬件設(shè)計進行合理劃分,硬件平臺及接口采用Verilog語言實現(xiàn),PSI信息算法主要采用c語言實現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計更加靈活,且軟件設(shè)計與硬件設(shè)計可同時進行,極大的提高了工作效率。 整個項目設(shè)計采用verilog和c兩種語言完成,采用Altera公司的FPGA芯片EP1C20,在Quartus和NIOS IDE兩種設(shè)計平臺下設(shè)計實現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器,經(jīng)測試達到了預(yù)期的性能和技術(shù)指標(biāo)。
上傳時間: 2013-08-03
上傳用戶:gdgzhym
數(shù)字電視近年來飛速發(fā)展,它最終取代模擬電視是一個必然趨勢??删幊踢壿嫾夹g(shù)以及EDA技術(shù)的升溫也帶來了電子系統(tǒng)設(shè)計的巨大變革。本論文將迅速發(fā)展的FPGA技術(shù)應(yīng)用于數(shù)字電視系統(tǒng)中,研究探討了數(shù)字電視前端系統(tǒng)中的關(guān)鍵設(shè)備——傳輸流復(fù)用器的FPGA建模和實現(xiàn),以及相關(guān)的關(guān)鍵技術(shù)。本論文首先介紹了數(shù)字電視的發(fā)展現(xiàn)狀和前景,概述了數(shù)字電視前端系統(tǒng)的組成結(jié)構(gòu)與關(guān)鍵技術(shù),以及可編程邏輯技術(shù)的發(fā)展和優(yōu)勢。然后介紹了數(shù)字電視系統(tǒng)中的重要標(biāo)準(zhǔn)MPEG-2以及傳輸流復(fù)用器的原理和系統(tǒng)結(jié)構(gòu),并且從理論上闡述了復(fù)用器設(shè)計的關(guān)鍵技術(shù):PSI重組和PCR調(diào)整。接著詳細(xì)說明了如何運用創(chuàng)新思路,采用獨特的硬件架構(gòu)在一片F(xiàn)PGA上實現(xiàn)整個復(fù)用器的軟件和硬件系統(tǒng)的方案,并且舉例說明了復(fù)用器硬件邏輯設(shè)計中所運用的幾個FPGA設(shè)計技巧。最后對本文進行總結(jié),并提出了數(shù)字電視系統(tǒng)中復(fù)用器設(shè)備未來發(fā)展的設(shè)想。本文中介紹的基于SOPC的硬件復(fù)用器設(shè)計方案,將系統(tǒng)的軟件和硬件集成在一款A(yù)ltera公司新推出的低成本高密度cyclone系列FPGA上,并且將FPGA設(shè)計技巧運用于復(fù)用器的硬件邏輯設(shè)計中。整個設(shè)計方案不但簡化了系統(tǒng)設(shè)計,而且實現(xiàn)了穩(wěn)定,高速,低成本,可擴展性強的復(fù)用器系統(tǒng)。
上傳時間: 2013-06-02
上傳用戶:gtzj
隨著電信數(shù)據(jù)傳輸對速率和帶寬的要求變得越來越迫切,原有建成的網(wǎng)絡(luò)是基于話音傳輸業(yè)務(wù)的網(wǎng)絡(luò),已不能適應(yīng)當(dāng)前的需求.而建設(shè)新的寬帶網(wǎng)絡(luò)需要相當(dāng)大的投資且建設(shè)工期長,無法滿足特定客戶對高速數(shù)據(jù)傳輸?shù)慕谛枨?反向復(fù)用技術(shù)是把一個單一的高速數(shù)據(jù)流在發(fā)送端拆散并放在兩個或者多個低速數(shù)據(jù)鏈路上進行傳輸,在接收端再還原為高速數(shù)據(jù)流.該文提出一種基于FPGA的多路E1反向復(fù)用傳輸芯片的設(shè)計方案,使用四個E1構(gòu)成高速數(shù)據(jù)的透明傳輸通道,支持E1線路間最大相對延遲64ms,通過鏈路容量調(diào)整機制,可以動態(tài)添加或刪除某條E1鏈路,實現(xiàn)靈活、高效的利用現(xiàn)有網(wǎng)絡(luò)實現(xiàn)視頻、數(shù)據(jù)等高速數(shù)據(jù)的傳輸,能夠節(jié)省帶寬資源,降低成本,滿足客戶的需求.系統(tǒng)分為發(fā)送和接收兩部分.發(fā)送電路實現(xiàn)四路E1的成幀操作,數(shù)據(jù)拆分采用線路循環(huán)與幀間插相結(jié)合的方法,A路插滿一幀(30時隙)后,轉(zhuǎn)入B路E1間插數(shù)據(jù),依此類推,循環(huán)間插所有的數(shù)據(jù).接收電路進行HDB3解碼,幀同步定位(子幀同步和復(fù)幀同步),線路延遲判斷,FIFO和SDRAM實現(xiàn)多路數(shù)據(jù)的對齊,最后按照約定的高速數(shù)據(jù)流的幀格式輸出數(shù)據(jù).整個數(shù)字電路采用Verilog硬件描述語言設(shè)計,通過前仿真和后仿真的驗證.以30萬門的FPGA器件作為硬件實現(xiàn),經(jīng)過綜合和布線,特別是寫約束和增量布線手動調(diào)整電路的布局,降低關(guān)鍵路徑延時,最終滿足設(shè)計要求.
標(biāo)簽: FPGA 多路 傳輸 片的設(shè)計
上傳時間: 2013-07-16
上傳用戶:asdkin
在數(shù)字電視系統(tǒng)中,MPEG-2編碼復(fù)用器是系統(tǒng)傳輸?shù)暮诵沫h(huán)節(jié),所有的節(jié)目、數(shù)據(jù)以及各種增值服務(wù)都是通過復(fù)用打包成傳輸流傳輸出去。目前,只有少數(shù)公司掌握復(fù)用器的核心算法技術(shù),能夠采用MPEG-2可變碼率統(tǒng)計復(fù)用方法提高帶寬利用率,保證高質(zhì)量圖像傳輸。由于目前正處廣播電視全面向數(shù)字化過渡期間,市場潛力巨大,因此對復(fù)用器的研究開發(fā)非常重要。本文針對復(fù)用器及其接口技術(shù)進行研究并設(shè)計出成形產(chǎn)品。 文中首先對MPEG-2標(biāo)準(zhǔn)及NIOS Ⅱ軟核進行分析。重點研究了復(fù)用器中的部分關(guān)鍵技術(shù):PSI信息提取及重構(gòu)算法、PID映射方法、PCR校正及CRC校驗算法,給出了實現(xiàn)方法,并通過了硬件驗證。然后對復(fù)用器中主要用到的AsI接口和DS3接口進行了分析與研究,給出了設(shè)計方法,并通過了硬件驗證。 本文的主要工作如下: ●首先對復(fù)用器整體功能進行詳細(xì)分析,并劃分軟硬件各自需要完成的功能。給出復(fù)用器的整體方案以及ASI接口和DS3接口設(shè)計方案。 ●在FPGA上采用c語言實現(xiàn)了PSI信息提取與重構(gòu)算法。 ●給出了實現(xiàn)快速的PID映射方法,并根據(jù)FPGA特點給出一種新的PID映射方法,減少了邏輯資源的使用,提高了穩(wěn)定性。 ●采用Verilog設(shè)計了SI信息提取與重構(gòu)的硬件平臺,并用c語言實現(xiàn)了SDT表的提取與重構(gòu)算法,在FPGA中成功實現(xiàn)了動態(tài)分配內(nèi)存空間。 ●在FPGA上實現(xiàn)了.ASI接口,主要分析了位同步的實現(xiàn)過程,實現(xiàn)了一種新的快速實現(xiàn)字節(jié)同步的設(shè)計。 ●在FPGA上實現(xiàn)了DS3接口,提出并實現(xiàn)了一種兼容式DS3接口設(shè)計。并對幀同步設(shè)計進行改進。 ●完成部分PCB版圖設(shè)計,并進行調(diào)試監(jiān)測。 本復(fù)用器設(shè)計最大特點是將軟件設(shè)計和硬件設(shè)計進行合理劃分,硬件平臺及接口采用Verilog語言實現(xiàn),PSI信息算法主要采用c語言實現(xiàn)。這種軟硬件的劃分使系統(tǒng)設(shè)計更加靈活,且軟件設(shè)計與硬件設(shè)計可同時進行,極大的提高了工作效率。 整個項目設(shè)計采用verilog和c兩種語言完成,采用Altera公司的FPGA芯片EP1C20,在Quartus和NIOS IDE兩種設(shè)計平臺下設(shè)計實現(xiàn)。根據(jù)此方案已經(jīng)開發(fā)出兩臺帶有ASI和DS3接口的數(shù)字電視TS流復(fù)用器,經(jīng)測試達到了預(yù)期的性能和技術(shù)指標(biāo)。
上傳時間: 2013-06-10
上傳用戶:01010101
PTC新的Wildfire用戶模型• Wildfire用戶模型定義了用戶和軟件之間的理想交互操作。• Wildfire用戶模型在整個Pro/E中得到應(yīng)用,它建立在用戶熟悉的界面之上,既能充分發(fā)揮易學(xué)易用性,又能將加以擴展,以滿足對3D產(chǎn)品設(shè)計苛刻要求的挑戰(zhàn)
標(biāo)簽: wildfile proe 3.0 新功能
上傳時間: 2013-11-21
上傳用戶:molo
通信用高頻開關(guān)電源
標(biāo)簽: 通信電源 新技術(shù) 設(shè)備 通信
上傳時間: 2013-10-16
上傳用戶:changeboy
c語言編程軟件vc6.0使用教程,附件包含二個教程文件,VC++6.0培訓(xùn)教程完整版及VC6.0介紹。 Visual C++ 6.0,簡稱VC或者VC6.0,是微軟的一款C++編譯器,將“高級語言”翻譯為“機器語言(低級語言)”的程序。Visual C++是一個功能強大的可視化軟件開發(fā)工具。自1993年Microsoft公司推出Visual C++1.0后,隨著其新版本的不斷問世,Visual C++已成為專業(yè)程序員進行軟件開發(fā)的首選工具。雖然微軟公司推出了 Visual C++.NET(Visual C++7.0),但它的應(yīng)用有很大的局限性,只適用于Windows 2000、Windows XP和Windows NT4.0。所以實際中,更多的是以Visual C++6.0為平臺。 vc6.0使用你首先要打開VC6.0界面,一般用得較多的是Win32控制臺應(yīng)用程序(源程序,擴展名.cpp), 步驟是:(先工程—后文件—編譯—連接---運行) 1,建立一個工程,“文件”——“新建”,出現(xiàn)下面界面:選擇“Win32 Console Application”(控制臺應(yīng)用程序,左邊倒數(shù)第三個),命名工程名稱,選擇保存位置。 點擊“確定”,進入下一步,看到如下提示界面: 建立一個空工程,對應(yīng)其他需要的你一可以建立別的工程;點擊“完成”,之后 顯示你創(chuàng)建的工程的信息。 2,再在有一個的工程的條件下,我們再建立一個源文件; “文件”——“新建”(快捷鍵Ctri+N),出現(xiàn): 建立源文件,選擇“C++ Source ”,一般都是建立這種文件的(適用在當(dāng)文件中適用)如果要建立頭文件的話,選擇“C/C++ Header File”,(適用在多文件工程中使用)命名,文件名稱,點擊“確定”,之后: 進入編輯區(qū),在主界面編寫代碼:如下編寫完之后呢: 可以按編譯按鈕 調(diào)試程序,看看有沒有錯誤,有的話改正,沒有的話就可以再按連接按鈕 檢查連接(多文件工程時常用,檢查文件間是否正常連接),最后,點運行按鈕 ,就可以運行了。 如果是您有代碼如:cpp文件,或 .h 文件,想添加都VC6.0里來測試的話,可以這樣做: 首先,要理解一下 文件擴展名為:cpp和.h 文件擴張名是.h,代表的是頭文件,一般是書寫一些函數(shù)原型,以及一些在整個程序中常用到的結(jié)構(gòu)體,頻繁使用的函數(shù)說明,定義等等; 文件擴張名為,cpp的,是C++中的源文件,也是最常用到的文件,每建立一個工程都要至少一個源文件(至少要有一個函數(shù)入口——主函數(shù)main() ),包含了核心代碼; 建立與運行說明:(以VC 6.0編譯器為例,其他編譯器類似) 首先,打開VC 6.0編譯環(huán)境; 在菜單欄——文件(的下拉菜單中選擇“新建”),在彈出的選擇窗口中,選擇 Win32 Console Application(控制臺應(yīng)用程序) ,在填寫工程名稱,選擇一個程序保存路徑, 點擊“完成”,查看工程信息。 在點擊“確定”,就建立一個簡單的工程了。 再點擊左邊的工程信息右下角的“FileView”選項; 可以看到你新建的工程,再雙擊你新建的工程名 可以查看工程的信息。 在雙擊工程文件,在這里是 777.files,可以看到該工程的包含的文件。 其中,Source Files 為包含所有工程的源文件 Header Files 為包含所有工程的頭文件 在源文件選項“Source Files ”,右鍵單擊中的“添加目錄到工程”,添加你要打開的擴展名為 .cpp的源文件。在頭文件選項“ Header Files”,右鍵單擊中的“添加目錄到工程”,添加你要打開的擴展名為 . h的頭文件。添加完你所有的頭文件和源文件之后,檢查一下是否添加完畢,之后就可以編譯了。 其中第一個按鈕 為編譯按鈕,可以找出工程的錯誤信息,有錯誤修改,沒錯誤就可以跳到連接 ,編譯右邊的按鈕 ,即第三個按鈕(多文件工程一定要連接,查看文件是否準(zhǔn)確相連接) 當(dāng)編譯,連接都沒有錯誤時,可以按運行按鈕 ,即可以運行了。 相關(guān)資料:vc6.0中文綠色版下載
上傳時間: 2013-10-30
上傳用戶:tianjinfan
摘要:本文介紹了一簡易流水燈的軟硬件設(shè)計過程,重點給出了其軟件編程的思想方法,以期給單片機學(xué)習(xí)者以啟發(fā)。關(guān)鍵字:單片機;流水燈;編程1.引言當(dāng)今時代是一個新技術(shù)層出不窮的時代,在電子領(lǐng)域尤其是自動化智能控制領(lǐng)域,傳統(tǒng)的分立元件或數(shù)字邏輯電路構(gòu)成的控制系統(tǒng),正以前所未見的速度被單片機智能控制系統(tǒng)所取代。單片機具有體積小、功能強、成本低、應(yīng)用面廣等優(yōu)點,可以說,智能控制與自動控制的核心就是單片機。目前,一個學(xué)習(xí)與應(yīng)用單片機的高潮正在工廠、學(xué)校及企事業(yè)單大規(guī)模地興起。學(xué)習(xí)單片機的最有效方法就是理論與實踐并重,本文筆者用AT89C51 單片機自制了一款簡易的流水燈,重點介紹了其軟件編程方法,以期給單片機初學(xué)者以啟發(fā),更快地成為單片機領(lǐng)域的優(yōu)秀人才。
上傳時間: 2013-11-09
上傳用戶:gundamwzc
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1