精品人人视频,性久久久久久,在线日韩av永久免费观看

功分器

基于軟件無線電的16QAM調制解調器設計與FPGA實現.rar

本文將高效數字調制方式QAM和軟件無線電技術相結合，在大規模可編程邏輯器件FPGA上對16QAM算法實現。在當今頻譜資源日趨緊缺的情況下有很大現實意義。論文對16QAM軟件實現的基礎理論，帶通采樣理論、變速率數字信號處理相關抽取內插技術做了推導和分析；深入研究了軟件無線電核心技術數字下變頻原理和其實現結構；對CIC、半帶等高效數字濾波器原理結構和性能作了研究；16QAM調制和解調系統設計采用自項向下設計思想；采用硬件描述語言VerilogHDL在EDA工具QuartusII環境下實現代碼輸入；對系統調試采用了算法仿真和在系統實測調試相結合方法。論文首先對16QAM調制解調算法進行系統級仿真，并對實現的各模塊的可行性仿真驗證，在此基礎上，完成了調制端16QAM信號的時鐘分頻模塊、串并轉換模塊、星座映射、8倍零值內插、低通濾波以及FPGA和AD9857接口等模塊；解調器主要完成帶通采樣、16倍CIC抽取濾波，升余弦滾降濾波，以及16QAM解碼等模塊，實現了16QAM調制器；給出了中頻信號時域測試波形和頻譜圖。本系統在200KHz帶寬下實現了512Kbps的高速數據數率傳輸。論文還對增強型數字鎖相環EPLL的實現結構進行了研究和性能分析。

標簽： FPGA QAM 16

上傳時間： 2013-07-10

上傳用戶：kennyplds
基于FPGA的直擴調制解調器的設計與實現.rar

擴頻通信系統與常規的通信系統相比，具有很強的抗窄帶干擾，抗多徑干擾，抗人為干擾的能力，并具有信息隱蔽、多址保密通信等優點。在近年來得到了迅速的發展。本論文主要討論和實現了基于FPGA的直接序列擴頻信號的解擴解調處理。論文對該直擴通信系統和FPGA設計方法進行了相關研究，最后用Altera公司的最新的FPGA開發平臺Quarus Ⅱ5.0實現了相關設計。整個系統分為兩個部分，發送部分和接收部分。發送部分主要有串并轉換、差分卷積編碼、PN碼擴頻、QPSK調制、成型濾波等模塊。接收部分主要有前端抗干擾、數字下變頻、解擴解調等模塊。論文首先介紹了擴頻通信系統的特點以及相關技術的國內外發展現狀，并介紹了本論文的研究思路和內容。然后，論文分析了幾種常用的窄帶干擾抑制、載波同步及PN碼同步算法，結合實際需要，設計了一種零中頻DSSS解調解擴方案。給出了抗窄帶干擾、PN碼捕獲及跟蹤以及載波同步的算法分析，采用了基于數字外差調制的自適應陷波器來進行前端窄帶干擾抑制處理，用基于自適應門限技術的滑動相關捕獲和分時復用單相關器跟蹤來改善PN碼同步的性能，用基于硬判決的COSTAS(科斯塔斯)環來減少載波提取的算法復雜度，用改進型CORDIC算法實現NCO來方便的進行擴展。接著，論文給出了系統總體設計和發送及接受子系統的各個功能模塊的實現分析以及在Quartus Ⅱ5.0上的實現細節，給出了仿真結果。然后論文介紹了整個系統的硬件電路設計和它在真實系統中連機調試所得到的測試結果，結果表明該系統具有性能穩定，靈活性好，生產調試容易，體積小，便于升級等特點并且達到課題各項指標的要求。最后是對論文工作的一些總結和對今后工作的展望。

標簽： FPGA 調制解調器

上傳時間： 2013-05-23

上傳用戶：磊子226
基于FPGA的三相逆變器并聯技術研究.rar

交流電源供電方式正在由集中式向分布式、全功能式發展，而實現分布式電源的核心就是模塊的并聯技術。多臺逆變器并聯可以實現大容量供電和冗余供電，可大大提高系統的靈活性，使電源系統的體積重量大為降低，同時其主開關器件的電流應力也可大大減少，從根本上提高了可靠性、降低成本和提高功率密度。本文主要研究逆變器并聯技術。本文首先對電壓、電流雙閉環逆變器控制系統進行了研究。通過對傳遞函數的分析，得到了基于等效輸出阻抗的雙閉環控制的逆變器并聯系統模型。在分析逆變器模型的基礎上設計了各控制器參數，并通過MATLAB仿真進行了驗證。根據上述模型，分析了逆變器并聯的環流特性，以及基于有功和無功功率的并聯控制方案。隨著電子技術的不斷發展，FPGA技術正在越來越多地用于工程實踐中。本文在研究SPWM控制技術的基礎上，應用FPGA芯片EP1C12Q240C8實現了SPWM數字控制器，用于多模塊逆變器并聯控制系統。文中給出了仿真結果和芯片的測試結果。基于FPGA的三相逆變器并聯數字控制器的研究具有現實意義，設計具有創新性。仿真和芯片的初步測試結果表明：本文設計的基于FPGA的逆變器并聯數字控制器能夠滿足逆變器并聯系統的要求。

標簽： FPGA 三相逆變器并聯

上傳時間： 2013-08-05

上傳用戶：huangzr5
基于FPGA的OFDM調制解調器的設計與實現.rar

正交頻分復用(OFDM)技術是一種多載波數字調制技術，具有頻譜利用率高、抗多徑干擾能力強、成本低等特點，適合無線通信的高速化、寬帶化及移動化的需求，將成為下一代無線通信系統(4G)的核心調制傳輸技術。本文首先描述了OFDM技術的基本原理。對OFDM的調制解調以及其中涉及的特性和關鍵技術等做了理論上的分析，指出了OFDM區別于其他調制技術的巨大優勢；然后針對OFDM中的信道估計技術，深入分析了基于FFT級聯的信道估計理論和基于聯合最大似然函數的半盲分組估計理論，在此基礎上詳細研究描述了用于OFDM系統的迭代的最大似然估計算法，并利用Matlab做了相應的仿真比較，驗證了它們的有效性。而后，在Matlab中應用Simulink工具構建OFDM系統仿真平臺。在此平臺上，對OFDM系統在多徑衰落、高斯白噪聲等多種不同的模型參數下進行了仿真，并給出了數據曲線，通過分析結果可正確評價OFDM系統在多個方面的性能。在綜合了OFDM的系統架構和仿真分析之后，設計并實現了基于FPGA的OFDM調制解調系統。首先根據802.16協議和OFDM系統的具體要求，設定了合理的參數；然后從調制器和解調器的具體組成模塊入手，對串/并轉換，QPSK映射，過采樣處理，插入導頻，添加循環前綴，IFFT/FFT，幀同步檢測等各個模塊進行硬件設計，詳細介紹了各個模塊的設計和實現過程，并給出了相應的仿真波形和參數說明。其中，針對定點運算的局限性，為系統設計并自定義了24位的浮點運算格式，參與傅立葉反變換和傅立葉變換的運算，在系統參數允許的范圍內，充分利用了有限資源，提高了系統運算精度；然后重點描述了基于FPGA的快速傅立葉變換算法的改進、優化和設計實現，針對原始快速傅立葉變換FPGA實現算法運算空閑時間過多，資源占用較大的問題，提出了帶有流水作業功能、資源占用較少的快速傅立葉變換優化算法設計方案，使之運用于OFDM基帶處理系統當中并加以實現，結果滿足系統參數的需求。最后以理論分析為依據，對整個OFDM的基帶處理系統進行了系統調試與性能分析，證明了設計的可行性。綜上所述，本文完成了一個基于FPGA的OFDM基帶處理系統的設計、仿真和實現。本設計為OFDM通信系統的進一步改進提供了大量有用的數據。

標簽： FPGA OFDM 調制解調器

上傳時間： 2013-07-25

上傳用戶：14786697487
數字相關器解調系統設計與FPGA實現

數字相關器是無線數字接收機的重要組成部分,它主要用于對中頻數字化后的信號進行解調和同步,從而恢復出原始的基帶數據.本文的重點是如何高效的實現無線通信接收系統中數字中頻部分,主要研究如何對MSK信號進行正確、有效、實時的解調,其內容包括1.MSK信號簡介及分析,研究其特征,以便有效的對其解調.2.對解調技術中涉及的重點模塊,比如NCO、CORDIC算法等做了理論上的介紹與分析.3.MSK信號的數字解調技術,比較了各種解調技術,主要是正交解調和差分解調,分析了它們的優勢和劣勢,并進行了仿真驗證.4.在FPGA中實現了數字中頻系統的各個關鍵模塊.5.最終的解調模塊在實際的PCB基板上調試通過,并應用在實際產品中.

標簽： FPGA 數字相關器解調系統設計

上傳時間： 2013-06-21

上傳用戶：1222
ARM環境下的通訊協議轉換器的研究與開發

本文介紹了通訊協議轉換器研究的背景意義和目前國內外發展的現狀，并詳細敘述了所選方案的設計過程。本協議轉換器的豐控制芯片采用了基于ARM7內核的32位微控制芯片LPC2212，提供了高速穩定的硬件平臺。操作系統采用實時嵌入式操作系統μC/OS-Ⅱ，工作穩定，實時性強，移植方便。本文的豐要內容如下：整體的設計思路，結構組成；系統硬件的設計，豐要包括網絡接口電路，USB接口電路，以及串口擴展電路；TCP/IP協議，豐要包括TCP協議，IP協議，ARP協議等；USB協議，豐要包括USB設備構架，USB數據流模型；串口數據轉以太網數據和 USB 數據以及太網數據和 USB 數據轉串口數據；嵌入式實時操作系統μC/OS-Ⅱ，豐要包括信號量，消息郵箱，消息隊列等；操作系統的移植，豐要包括與處理器相關的文件的改寫。整個系統的硬件和底層軟件部分已經完成，經串口調試軟件、USB總線監測軟件以及以太網數據監測軟件進行實際的收發數據實驗，驗證了方案的合理性。在USB和以太網驅動程序的編寫中，查閱了大量的相關資料。對于USB協議，重點分析了USB協議的架構和數據流模型。對于TCP/IP協議，仔細分析了其封裝和分用，分析了TCP協議、IP協議、ARP協議的原理及程序的實現。對于操作系統的移植，給出了具體的實現步驟，并給出了豐要的代碼。

標簽： ARM 環境通訊協議轉換器

上傳時間： 2013-06-10

上傳用戶：f1364628965
FPGAIP核的設計

FPGA能夠減少電子系統的開發風險和開發成本,縮短上市時間,降低維護升級成本,廣泛地應用在電子系統中.隨著集成電路向著片上系統(SoC)的發展,需要設計出FPGA IP核用于SoC芯片的設計.該論文的工作圍繞FPGA IP核的設計進行,在FPGA結構設計優化和FPGAIP接口方案設計兩方面進行了研究.設計改進了適用于數據通路的FPGA新結構——FDP.設計改進了可編程邏輯單元(LC);對可編程連線作為"2層2類"的層次結構進行組織,進行了改進并確定了各種連線的通道寬度;結合對迷宮布線算法的分析以及benchmark電路實驗的方法,提出了用于分段式網格連線的開關盒和連接盒新結構,提高連線的面積利用效率.在FPGA IP核的接口方案上,基于邊界掃描測試電路提出了FPGA IP核的測試方案;結合擴展邊界掃描測試電路得到的編程功和自動下載電路,為FPGA IP核提供了具有兩種不同編程方法的編程接口.采用SMIC 0.35um 3層金屬CMOS工藝,實現了一個10萬系統門規模的FDP結構,并和編程、測試接口一起進行版圖設計,試制了FDP100k芯片.FDP100k中包括了32×32個LC,128個可編程IO單元.在FDP100k的芯片測試中,對編程寄存器、各種可編程資源進行測試,并完成電路實現、性能參數測試以及IP核接口的測試,結果表明FPGA IP核的整體功能正確.

標簽： FPGAIP

上傳時間： 2013-04-24

上傳用戶：gokk
基于ARM和禁忌搜索的變電站電壓無功優化控制

變電站電壓無功綜合控制是通過自動調節有載變壓器的分接頭和投切并聯補償電容器組來實現的，它是確保電壓質量和無功平衡、提高供電網可靠性和經濟性的重要措施。采用九區圖控制策略的電壓無功綜合控制，實際運行時存在著頻繁調節變壓器分接頭和投切電容器組的缺陷，甚至可能會出現震蕩現象。本文針對上述不足，根據有功功率和無功功率的負荷預測曲線，以降損收益最大為適配值函數，以電壓約束、電氣極限約束和控制約束為約束條件，提出了一種改進的禁忌搜索算法。引入最低收益閾值來限制調節次數的增加，在此基礎上建議了一種確定最佳調整次數的方法。還建議了一種有約束線性最小二乘算法，基于變電站內的量測數據以及變壓器的參數來估計系統電壓和系統阻抗參數。算例結果表明建議的方法是可行的，并且具有可以有效地減少調節次數的特點。基于ARM的LPC2292微控制器和嵌入式實時操作系統(μC/OS-II)，采用ADS1.2開發工具進行編程，實現了變電站內電壓無功綜合控制功能。軟件模塊開發主要包括：嵌入式實時操作系統(μC/OS-II)和圖形用戶界面GUI移植，數據讀取任務，數據處理任務，電壓無功控制任務，基于GPRS/CDMA的通訊任務、鍵盤掃描和液晶顯示任務等。采用信號發生器產生電能信號，采用繼電器的動作模擬變壓器分接頭檔位的調節和電容器組的投切，構建了一個變電站內的電壓無功控制模擬測試臺，對提出的設計方案進行了全面的功能測試，測試結果表明提出的設計方案是可行的。

標簽： ARM 禁忌搜索變電站

上傳時間： 2013-04-24

上傳用戶：pinksun9
基于FPGA采用PCM通信實現多路數據采集器的研制

本文研制的數據采集器，用于采集導彈過載模擬試車臺的各種參數,來評價導彈在飛行過程中的性能，由于試車臺是高速旋轉體，其工作環境惡劣，受電磁干擾大，而且設備要求高，如果遇到設備故障或設備事故，其損失相當巨大，保證設備的安全性和可靠性較為困難。本文在分析數字通信技術的基礎上，選用了基于現場可編程邏輯陣列(FPGA)采用脈沖編碼調制(PCM)通信實現多路數據采集器的設計，其優點是FPGA技術在數據采集器中可以進行模塊化設計，增加了系統的抗干擾性、靈活性和適應性，并且可以將整個PCM通信系統設計成可編程序系統，用戶只要稍加變更程序，則系統的被測路數、幀結構、碼速率、標度等均可改變以適應任何場合。并且采用合理的糾錯和加密編碼能夠實現數據在傳輸工程中的完整性和安全性。通過對PCM通信的特點研究，研制了一套集采集與傳輸的系統。文章給出了各個模塊的具體建模與設計，系統采用的是FPGA技術來實現數據采集和信號處理，采用VHDL實現了數字復接器和分接器、編解碼器、調制與解調模塊的建模與設計。采用基于NiosII實現串口通訊，構建了實時性和準確性通信網絡，實現了數據的采集。測試數據和數據采集的實驗結果證明，采用FPGA技術實現PCM信號的編碼、傳輸、解碼，能夠有較強的抗干擾性、抗噪聲性能好、差錯可控、易加密、易與現代技術結合，并且誤碼率較低，要遠遠優于傳統的方法。

標簽： FPGA PCM 通信實現多路

上傳時間： 2013-04-24

上傳用戶：com1com2
基于FPGA的DQPSK調制解調器研究與設計

本課題對DQPSK調制解調技術的FPGA實現進行了比較全面的研究，利用DQPSK調制技術實現了碼速200Kbps的調制器。調制載頻3.2MHz、帶寬180KHz、帶外抑制大于45dB，調制器設計達到預定要求。解調器硬件完成，軟件未全部實現，但完成了CIC濾波器、載波跟蹤環、位定時同步、并串轉換等幾個關鍵模塊的設計。對解調器做了實驗測試，驗證了相關模塊設計的正確性，解調器中重要的載波同步功能已能實現。在本文中，主要介紹了DQPSK調制解調技術的FPGA實現。著重對差分編解碼、成形濾波器、Costas載波跟蹤環以及CIC濾波器進行了詳細敘述，對硬件設計則做了簡要的說明，給出了主要電路圖和實物圖。在重要設計環節上，文中進行了比較細致的Matlab仿真及System View仿真，并給出了相關分析與說明。最后，采用VHDL 硬件描述語言對系統進行了設計與實現。文中對位定時同步以及CIC濾波器的可變速設計做了創新與改進。

標簽： DQPSK FPGA 調制解調器

上傳時間： 2013-05-22

上傳用戶：michael52