<strike id="qisca"></strike>
<cite id="qisca"></cite>
分頻器的vhdl描述，在源代碼中完成對時鐘信號CLK的2分頻,4分頻,8分頻,16分頻
標簽： vhdl 分頻器
上傳時間： 2014-01-16
上傳用戶：奇奇奔奔
數(shù)控分頻器的輸出信號頻率為輸入數(shù)據(jù)的函數(shù)。用傳統(tǒng)的方法設(shè)計,其設(shè)計過程和電路都比較復雜,且設(shè)計成 果的可修改性和可移植性都較差?；赩HDL 的數(shù)控分頻器設(shè)計,整個過程簡單、快捷,極易修改,可移植性強。他可利用 并行預置數(shù)的加法計數(shù)器和減法計數(shù)器實現(xiàn)。廣泛應(yīng)用于電子儀器、樂器等數(shù)字電子系統(tǒng)中。
標簽： VHDL 數(shù)控 分頻器 修改
上傳時間： 2014-11-29
上傳用戶：1051290259
verilog實現(xiàn)的奇數(shù)分頻器 針對任何規(guī)模的奇數(shù)分頻
標簽： verilog 分頻器 分頻 模
上傳時間： 2017-06-19
上傳用戶：GavinNeko
HTML編輯器 里面有樣例 自已打開看! 特拿來分XIANG
標簽： XIANG HTML 編輯器 分
上傳時間： 2017-06-25
上傳用戶：84425894
分別用分頻比交錯法及累加器分頻法完成非整數(shù)分頻器設(shè)計。
標簽： 分頻 分 累加器 整數(shù)
上傳時間： 2014-01-01
上傳用戶：shus521
用FPGA仿真實現(xiàn)數(shù)控分頻器，完整的工程文件
標簽： FPGA 仿真實現(xiàn) 數(shù)控 分頻器
上傳時間： 2014-06-18
上傳用戶：dyctj
此文件為EDA的8位分頻器，但可以用于不同位分頻器，如：1位到10位等，用Quartus軟件來，以文件VHD格式編譯即可
標簽： EDA 8位 分頻器
上傳時間： 2013-12-25
上傳用戶：003030
基于Quartus II的數(shù)控分頻器的項目設(shè)計，實現(xiàn)對時鐘信號的任意進制分頻，包含了項目文件和VHDL源代碼
標簽： Quartus 數(shù)控 分頻器 項目設(shè)計
上傳時間： 2017-07-18
上傳用戶：yangbo69
VHDL語言的高頻時鐘分頻模塊。一種新的分頻器實現(xiàn)方法。
標簽： VHDL 語言 分頻 模塊
上傳時間： 2017-07-21
上傳用戶：cylnpy
VHDL程序來讓蜂鳴器發(fā)出音樂的聲音 這種電路設(shè)計要分好幾個模塊 主要思路是用ROM記錄樂譜 然后用分頻器分頻 還有就是用計數(shù)器讀取樂譜 另外還可以擴展 使其顯示音符 這是一個做好了的 就是ROM沒填譜
標簽： VHDL ROM 程序 電路設(shè)計
上傳時間： 2017-08-03
上傳用戶：ruan2570406
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
