采用自動增益控制(AGC)技術實現的寬頻帶放大器在雷達系統及其他相關電子領域有著廣泛的應用?！ ”疚脑敿氂懻摿嘶贔PGA和可編程增益放大器(PGA)實現的自動增益控制寬帶視頻放大器的設計及實現方法。首先給出了自動增益控制寬帶放大器取樣反饋、數字控制部分的多種實現方案，并根據實際應用情況及性能指標要求進行了方案論證。接著，分別介紹了模擬通道部分、數字取樣模塊、FPGA邏輯控制模塊及數模轉換模塊，包括它們的芯片選擇、實現方法和注意事項等。最后，對FPGA邏輯控制模塊進行了功能分解，并以XilinxISE和Modelsim為開發平臺完成了其子模塊的程序設計及相關階段的仿真?！ ”疚膶崿F的電路板可對帶寬達40M的信號進行平穩的放大并輸出較平坦的信號波形。同時，該電路板具有自動增益及固定增益選擇能力。當選擇自動增益方式時，增益的改變通過增益同步脈沖觸發，觸發脈沖可由系統內部周期產生或外部提供。
上傳時間： 2013-06-05
上傳用戶：acon
本文主要闡述基于FPGA對IEEE802.3快速以太網MAC層功能的實現.首先介紹了以太網協議以及快速以太網接入無源光網EPON的原理,然后重點闡述了MAC層的FPGA設計、仿真及測試.先總體介紹了對整個MAC系統的內部結構、模塊劃分,再對各個模塊的設計進行了詳細的描述,接著介紹了開發環境和驗證工具,之后給出了測試方案,驗證數據、實現結果及時序仿真波形圖.最后是對下一步將設計的MAC IP應用于EPON的MAC層協議進行了研究分析,通過數學推導和實例給出了MPCP的DBA算法,并討論了在MAC核中添加MPCP協議的實現方法.
上傳時間： 2013-06-10
上傳用戶：時代將軍
本文簡單介紹了脈沖式激光測距原理、相位式激光測距的原理及相位測量技術。根據課題的要求，給出了電路系統設計方案，選擇了合適測相系統電路參數，分析了調制波的噪聲對系統的影響，計算出能滿足系統精度要求的最低信噪比，對偶然誤差、信號變化幅度大小、零點漂移和電路的相位延遲等原因引起的測量誤差，提出了具體的解決措施，這些措施提高了數字檢相電路的測相精度和穩定性?！ 「鶕娐废到y設計方案，著重對混頻電路、整形電路和自動數字檢相電路進行了較為深入的分析與討論，其中自動數字檢相電路采用大規模可編程邏輯器件FPGA實現。 文中述敘了利用FPGA實現自動數字檢相的原理及方法步驟，分析了FPGA實現鑒相功能的可靠性。根據設計要求，選擇合適的FPGA邏輯器件和配置器件，使用QuartusⅡ軟件開發可編程邏輯器件及VHDL編程，給出了用QuartusⅡ軟件進行數字檢相測量的系統仿真結果和混頻電路、比較電路、數字檢相電路的實驗結果，對在沒有零角度位置標志信號和沒有允許計數標志信號條件下的實驗結果的精度進行了分析。根據誤差結果分析，提出了下一步研究改進的措施和思路?！ ?/p>
上傳時間： 2013-04-24
上傳用戶：yare
隨著國際互聯網絡的迅猛發展，網絡應用的不斷豐富，Intenret已經從最初以學術交流為目的而演變為商業行為，網絡安全性需求日益增加，高速網絡安全保密成為關注的焦點，在安全得到保障的情況下，為了滿足網速無限制的追求，高速網絡硬件加密設備也必將成為需求熱點。另一方面，IPSec協議被廣泛的應用于防火墻和安全網關中，但對IPSec協議的處理會大大增加網關的負載，成為千兆網實現的瓶頸。本文便是針對上述現狀，研究基于高性能FPGA實現千兆IPSec協議的設計技術。 目前，國外IPSec協議實現已經芯片化，達到幾千兆的速率，但是國內產品多以軟件實現，速度難以提高。本文采用的基于FPGA的IPSec技術方案，采用硬件實現隧道模式下的IPSec協議，為IP分組及其上層協議數據提供機密性、數據完整性驗證以及數據源驗證等安全服務。在以VPN為實施方案的基礎上，構建了以KDIPSec為設備原型以IPSec協議為出發點的千兆網絡系統環境模型，從硬件體系結構到各個模塊的劃分以及各個模塊實現的功能這幾個方面描述了KDIPSec實現技術，最后描述了一些關鍵模塊的FPGA設計和和仿真。所有處理模塊均在Xilinx公司的FPGA芯片中實現，處理速率超過1Gb/s。
上傳時間： 2013-07-03
上傳用戶：wfl_yy
本文提出了一種基于FPGA的細胞圖像識別系統方案，該系統中FPGA處于核心地位，FPGA采用Altera公司的EP1K100QC208-1芯片，構造專用處理功能，實現彩色圖像灰度化、灰度變換、中值濾波、低通濾波、灰度圖像二值化等算法。這部分處理的數據量非常大，由于采用FPGA處理，產生的時延變得很??；最后系統機進行識別處理的是二值圖像，數據量也很小。所進行的仿真實驗取得了良好的效果，給出了部分源代碼和實驗結果。設計采用VHDL語言描述，并使用電子設計自動化(EDA)工具進行了模擬和驗證。
上傳時間： 2013-04-24
上傳用戶：xwd2010
本文通過對當前國際上現有的數字電視標準和數字電視中間件標準進行比較,根據我國市場的實際情況,選擇了歐洲數字電視(DVB)中間件標準DVB-MHP,深入分析了基于MHP的數字電視中間件模型.Java平臺是基于MHP中間件模型的核心,本文通過深入分析Java平臺的構成和Java虛擬機(JVM)的結構和運行原理,并結合適合嵌入式環境的KVM的原理及體系結構,提出了將KVM以FPGA的硬件方式實現的方案.根據數字電視的實際需要對KVM進行適當剪裁,以適應數字電視的嵌入式環境,并設計了相應的功能模塊,最后在設計基礎上用VHDL加以實現,對于核心模塊做了仿真和驗證.此外,本文還綜述了EDA技術和FPGA器件的發展概況,并較為詳細的介紹利用EDA技術進行設計開發的一般流程,最后在FPGA上實現JVM.
上傳時間： 2013-07-02
上傳用戶：dba1592201
本文研究數字音頻無線傳輸中的前向糾錯(FEC)算法和電路的設計及實現.在本文中介紹了一種基于Altera公司的FPGA Cyclone芯片的實現方案.文章首先介紹了本前向糾錯系統采用的方案,然后從總體規劃的角度介紹了整個系統的內部結構、模塊劃分及所采用的設計方法和編程風格.之后對各個模塊的設計進行了詳細的描述,并給出了測試數據、實現結果及時序仿真波形圖,并對設計的硬件下載驗證進行了詳細描述.本文對FEC中的主要功能模塊,諸如Reed-Solomon編解碼,交織與解交織,以及與外圍的接口電路等給出了基本算法以及基于FPGA及硬件描述語言的解決方法.
上傳時間： 2013-04-24
上傳用戶：duoshen1989
隨著移動終端、多媒體、Internet網絡、通信，圖像掃描技術的發展，以及人們對圖象分辨率，質量要求的不斷提高，用軟件壓縮難以達到實時性要求，而且會帶來因傳輸大量原始圖象數據帶來的帶寬要求，因此采用硬件實現圖象壓縮已成為一種必然趨勢。而熵編碼單元作為圖像變換，量化后的處理環節，是圖像壓縮中必不可少的部分。研究熵編解碼器的硬件實現，具有廣闊的應用背景。本文以星載視頻圖像壓縮的硬件實現項目為背景，對熵編碼器和解碼器的硬件實現進行探討，給出了并行熵編碼和解碼器的實現方案。熵編解碼器中的難點是huffman編解碼器的實現。在設計并行huffman編碼方案時通過改善Huffman編碼器中變長碼流向定長碼流轉換時的控制邏輯,避免了因數據處理不及時造成數據丟失的可能性，從而保證了編碼的正確性。而在實現并行的huffman解碼器時，解碼算法充分利用了規則化碼書帶來的碼字的單調性，及在特定長度碼字集內碼字變化的連續性，將并行解碼由模式匹配轉換為算術運算，提高了存儲器的利用率、系統的解碼效率和速度。在實現并行huffman編碼的基礎上，結合針對DC子帶的預測編碼，針對直流子帶的游程編碼，能夠對圖像壓縮系統中經過DWT變換，量化，掃描后的數據進行正確的編碼。同時，在并行huffman解碼基礎上的熵解碼器也可以解碼出正確的數據提供給解碼系統的后續反量化模塊，進一步處理。在本文介紹的設計方案中，按照自頂向下的設計方法，對星載圖像壓縮系統中的熵編解碼器進行分析，進而進行邏輯功能分割及模塊劃分，然后分別實現各子模塊，并最終完成整個系統。在設計過程中，用高級硬件描述語言verilogHDL進行RTL級描述。利用了Altera公司的QuartusII開發平臺進行設計輸入、編譯、仿真，同時還采用modelsim仿真工具和symplicity的綜合工具，驗證了設計的正確性。通過系統波形仿真和下板驗證熵編碼器最高頻率可以達到127M，在62.5M的情況下工作正常。而熵解碼器也可正常工作在62.5M，吞吐量可達到2500Mbps，也能滿足性能要求。仿真驗證的結果表明：設計能夠滿足性能要求，并具有一定的使用價值。
上傳時間： 2013-05-19
上傳用戶：吳之波123
逆變控制器的發展經歷從分立元件的模擬電路到以專用微處理芯片（DSP/MCU）為核心的電路系統，并從數?；旌想娐愤^渡到純數字控制的歷程。但是，通用微處理芯片是為一般目的而設計，存在一定局限。為此，近幾年來逆變器專用控制芯片（ASIC）實現技術的研究越來越受到關注，已成為逆變控制器發展的新方向之一。本文利用一個成熟的單相電壓型PWM逆變器控制模型，圍繞逆變器專用控制芯片ASIC的實現技術，依次對專用芯片的系統功能劃分，硬件算法，全系統的硬件設計及優化，流水線操作和并行化，芯片運行穩定性等問題進行了初步研究。首先引述了單相電壓型PWM逆變器連續時間和離散時間的數學模型，以及基于極點配置的單相電壓型PWM逆變器電流內環電壓外環雙閉環控制系統的設計過程，同時給出了仿真結果，仿真表明此系統具有很好的動、靜態性能，并且具有自動限流功能，提高了系統的可靠性。緊接著分析了FPGA器件的特征和結構。在給出本芯片應用目標的基礎上，制定了FPGA目標器件的選擇原則和芯片的技術規格，完成了器件選型及相關的開發環境和工具的選取。然后系統闡述了復雜FPGA設計的設計方法學，詳細介紹了基于FPGA的ASIC設計流程，概要介紹了僅使用QuartusII的開發流程，以及Modelsim、SynplifyPro、QuartusII結合使用的開發流程。在此基礎上，進行了芯片系統功能劃分，針對：DDS標準正弦波發生器，電壓電流雙環控制算法單元，硬件PI算法單元，SPWM產生器，三角波發生器，死區控制器，數據流/控制流模塊等逆變器控制硬件算法/控制單元，研究了它們的硬件算法，完成了模塊化設計。分析了全數字鎖相環的結構和模型，以此為基礎，設計了一種應用于逆變器的，用比例積分方法替代傳統鎖相系統中的環路濾波，用相位累加器實現數控振蕩器（DCO）功能的高精度二階全數字鎖相環（DPLL）。分析了“流水線操作”等設計優化問題，并針對逆變器控制系統中，控制系統算法呈多層結構，且層與層之間還有數據流聯系，其執行順序和數據流的走向較為復雜，不利于直接采用流水線技術進行設計的特點，提出一種全新的“分層多級流水線”設計技術，有效地解決了復雜控制系統的流水線優化設計問題。本文最后對芯片運行穩定性等問題進行了初步研究。指出了設計中的“競爭冒險”和飽受困擾之苦的“亞穩態”問題，分析了產生機理，并給出了常用的解決措施。
上傳時間： 2013-05-28
上傳用戶：ice_qi
在衛星遙感設備中，隨著遙感技術的發展和對傳輸式觀測衛星遙感圖像質量要求的不斷提高，航天遙感圖像的分辨率和采樣率也越來越高，由此引起高分辨率遙感圖像數據存儲量和傳輸數據量的急劇增長，然而衛星信道帶寬有限。為了盡量保持高分辨率遙感圖像所具有的信息，必須解決輸入數據碼率和傳輸信道帶寬之間的矛盾。所以星載高分辨率遙感圖像數據的高保真、實時、大壓縮比壓縮技術就成了解決這一矛盾的關鍵技術。FPGA器件為實現數據壓縮提供了一種壓縮算法的硬件實現的一個理想的平臺。FPGA器件集成度高，體積小，通過用戶編程實現專門應用的功能。它允許電路設計者利用基于計算機的開發平臺，經過設計輸入，仿真，測試和校驗，直到達到預期的結果，減少了開發周期。小波變換能夠適應現代圖像壓縮所需要的如多分辨率、多層質量控制等要求，在較大壓縮比下，小波圖像壓縮質量明顯好于DCT變換，因此小波變換成為新一代壓縮標準JPEG2000的核心算法。同時，小波變換的提升算法結構簡單，能夠實現快速算法，有利于硬件實現，因此提升小波變換對于采用FPGA或ASIC來實現圖像變換來說是很好的選擇。本文針對衛星遙感圖像的數據流，主要研究可以對衛星圖像進行實時二維小波變換的方案。針對提升小波變換的VLSI結構和FPGA設計中的關鍵技術，從邊界延拓、濾波器結構、整數小波、定點運算、原位運算等方面進行了研究和討論，并且完成了針對衛星遙感圖像的分塊二維9/7提升小波變換的FPGA實現。采用VerIlog語言對設計進行了仿真驗證，并將仿真結果同matlab仿真結果進行了比較，比較結果表明該方案能實現對衛星遙感圖像數據流的二維提升小波變換的功能。同時QuartusII綜合結果也表明，系統時鐘能夠工作在很高的頻率，可以滿足高速實時對衛星圖像的小波變換處理。
上傳時間： 2013-06-15
上傳用戶：00.00
