用FPGA設計多功能數字鐘
上傳時間： 2013-10-27
上傳用戶：ommshaggar
一些應用利用 Xilinx FPGA 在每次啟動時可改變配置的能力，根據所需來改變 FPGA 的功能。Xilinx Platform Flash XCFxxP PROM 的設計修訂 (Design Revisioning) 功能，允許用戶在單個PROM 中將多種配置存儲為不同的修訂版本，從而簡化了 FPGA 配置更改。在 FPGA 內部加入少量的邏輯，用戶就能在 PROM 中存儲的多達四個不同的修訂版本之間進行動態切換。多重啟動或從多個設計修訂進行動態重新配置的能力，與 Spartan™-3E FPGA 和第三方并行 flashPROM 一起使用時所提供的 MultiBoot 選項相似。本應用指南將進一步說明 Platform Flash PROM 如何提供附加選項來增強配置失敗時的安全性，以及如何減少引腳數量和板面積。此外，Platform Flash PROM 還為用戶提供其他優勢：iMPACT 編程支持、單一供應商解決方案、低成本板設計和更快速的配置加載。本應用指南還詳細地介紹了一個包含 VHDL 源代碼的參考設計。
上傳時間： 2013-10-10
上傳用戶：wangcehnglin
隨著PCB設計復雜程度的不斷提高，設計工程師對 EDA工具在交互性和處理復雜層次化設計功能的要求也越來越高。Cadence Design Systems, Inc. 作為世界第一的EDA工具供應商，在這些方面一直為用戶提供業界領先的解決方案。在 Concept-HDL15.0中，這些功能又得到了大度地提升。首先，Concept-HDL15.0，提供了交互式全局屬性修改刪除，以及全局器件替換的圖形化工作界面。在這些全新的工作環境中，用戶可以在圖紙，設計，工程不同的級別上對器件，以及器件/線網的屬性進行全局性的編輯。
上傳時間： 2013-11-12
上傳用戶：ANRAN
15.2 已經加入了有關貫孔及銲點的Z軸延遲計算功能. 先開啟 Setup - Constraints - Electrical constraint sets 下的 DRC 選項. 點選 Electrical Constraints dialog box 下 Options 頁面 勾選 Z-Axis delay欄.
上傳時間： 2013-11-12
上傳用戶：Late_Li
本文利用Verilog HDL 語言自頂向下的設計方法設計多功能數字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優點，并通過Altera QuartusⅡ 4.1 和ModelSim SE 6.0 完成綜合、仿真。此程序通過下載到FPGA 芯片后，可應用于實際的數字鐘顯示中。 關鍵詞：Verilog HDL；硬件描述語言；FPGA Abstract: In this paper, the process of designing multifunctional digital clock by the Verilog HDL top-down design method is presented, which has shown the readability, portability and easily understanding of Verilog HDL as a hard description language. Circuit synthesis and simulation are performed by Altera QuartusⅡ 4.1 and ModelSim SE 6.0. The program can be used in the truly digital clock display by downloading to the FPGA chip. Keywords: Verilog HDL；hardware description language；FPGA
上傳時間： 2013-11-10
上傳用戶：hz07104032
各種功能的計數器實例（VHDL源代碼）:
上傳時間： 2013-10-19
上傳用戶：xanxuan
各種功能的計數器實例（VHDL源代碼）:ENTITY counters IS PORT ( d : IN INTEGER RANGE 0 TO 255; clk : IN BIT; clear : IN BIT; ld : IN BIT; enable : IN BIT; up_down : IN BIT; qa : OUT INTEGER RANGE 0 TO 255; qb : OUT INTEGER RANGE 0 TO 255; qc : OUT INTEGER RANGE 0 TO 255; qd : OUT INTEGER RANGE 0 TO 255; qe : OUT INTEGER RANGE 0 TO 255; qf : OUT INTEGER RANGE 0 TO 255; qg : OUT INTEGER RANGE 0 TO 255; qh : OUT INTEGER RANGE 0 TO 255; qi : OUT INTEGER RANGE 0 TO 255;
上傳時間： 2013-10-09
上傳用戶：松毓336
問：為什么已經有了西門子官方的Modbus通信解決方案卻還要選擇免狗功能塊？ 答：因為官方的價格有點貴、編程有點繁鎖、功能過于簡單！ 1、 官方ModbusRTU主站示例程序相對復雜，占用中間變量多，從站多時就顯得相當繁瑣。 2、 官方不支持CP340卡件的ModbusRTU通信； 3、 官方不支持對主站命令報文先進行智能分析判別后再發送； 4、 官方不支持對各從站通信故障判別并產生相應故障狀態標志位供用戶直接調用； 5、 官方不支持在CPU運行時對暫無需進行通信的從站地址進行動態屏蔽； 6、 官方不支持ModbusRTU 測試功能08號功能碼； 7、 官方沒有獨立的主站通信功能塊來簡化編程工作量，依靠發送接收塊的調用來拼湊實現； 8、 官方只能在輪詢模式下對從站發出命令，不支持隨機模式，更不支持批量隨機模式
上傳時間： 2015-01-02
上傳用戶：zfyiaaa
PLC功能指令
上傳時間： 2013-12-28
上傳用戶：569342831
PLC高速計數器功能應用在定位控制上的案例
上傳時間： 2013-11-09
上傳用戶：金苑科技
