本文件包括多路選擇器器建模，譯碼器實驗程序，加法器實驗程序，比較器實驗程序，計數器建模，I2C接口標準建模源碼，串行接口RS232標準建模源碼標準，LCM建模源碼，時鐘６分頻源碼，串并轉化源碼。 ，對于硬件設計初學者來說有一定的參考價值。
標簽： 多路 選擇器 建模
上傳時間： 2014-01-21
上傳用戶：stvnash
在本次試驗中需要注意基址寄存器BX的移動方法，對以字為單位的數組，BX的移動方式 是每移動一次加2或者減2 另外函數調用的過程中需要小心PUSH和pop的調用是否安全，例如在name_sort中pop CX的 時候沒有先Push CX，導致了name_sort函數不可以調用 此程序使用比較高效的方法只是對號碼單的首地址進行排序，為此開辟了一個地址數組 AdTable，類似C語言中的指針數組 在每個名字的前面存有每個名字的長度，有利于對名字進行比較，體現了空間換時間
標簽： 寄存器 移動
上傳時間： 2016-07-15
上傳用戶：gengxiaochao
使用verilog作為CPU設計語言實現單數據通路五級流水線的CPU。具有32個通用寄存器、一個程序計數器PC、一個標志寄存器FLAG，一個堆棧寄存器STACK。存儲器尋址粒度為字節。數據存儲以32位字對準。采用32位定長指令格式，采用Load/Store結構，ALU指令采用三地址格式。支持有符號和無符號整數加、減、乘、除運算，并支持浮點數加、減、乘、除四種運算，支持與、或、異或、非4種邏輯運算，支持邏輯左移、邏輯右移、算術右移、循環右移4種移位運算，支持Load/Store操作，支持地址/立即數加載操作，支持無條件轉移和為0轉移、非0轉移、無符號>轉移、無符號<轉移、有符號>轉移、有符號<轉移等條件轉移。
標簽： CPU verilog FLAG 語言
上傳時間： 2013-12-11
上傳用戶：源弋弋
該程序是RS編譯碼器的MATLAB仿真程序，里面有對程序的詳細說明和解釋。包括編碼算法和譯法算法的原理，流程以及代碼實現。對掌握RS碼有非常好的學習價值。
標簽： MATLAB 程序 RS編譯碼 仿真程序
上傳時間： 2013-12-31
上傳用戶：爺的氣質
1.對染噪doppler信號進行小波包3層分解：分解層次j=1,2時，都是信號的概貌；當j=3時，反映概貌的已幾乎不含噪聲分量，而其它噪聲分量的幅值已很小。 2.對加噪Blocks信號進行不同閾值及不同閾值的使用方式降噪。
標簽： doppler 分解 信號
上傳時間： 2016-08-08
上傳用戶：thesk123
蜂鳴器唱《祝你平安》 * * ********************************************************************************/ SPK bit P2.3 ORG 0000H LJMP START ORG 000BH INC 20H 中斷服務,中斷計數器加1 MOV TH0,#0D8H MOV TL0,#0EFH 12M晶振，形成10毫秒中斷
標簽： 蜂鳴器
上傳時間： 2014-11-08
上傳用戶：bruce5996
該CRC校驗仿真完全符合國際標簽卡協議ISO/IEC 14443所規定的CRC_A。是一種按字節進行運算的CRC校驗法，且兼顧考慮到了寄存器的初始化賦值。
標簽： CRC 14443 CRC_A ISO
上傳時間： 2013-12-26
上傳用戶：a673761058
梯度法的程序，我加載了一些內容，主要用來計算方程組得最優解
標簽： 梯度 程序
上傳時間： 2014-11-17
上傳用戶：康郎
【二項式係數 運算】Dev-C++ 學習，運用Dynamic Programming 動態規劃計算
標簽： Dev-C
上傳時間： 2016-09-19
上傳用戶：冇尾飛鉈
模式識別分類器的設計，此為K均值法源碼，經調試通過。所用數據為標準IRIS。
標簽： 模式識別 分類器
上傳時間： 2014-12-03
上傳用戶：源碼3
蟲蟲下載站版權所有 京ICP備2021023401號-1
<bdo id="wwagu"></bdo>
