亚洲欧美第一页_禁久久精品乱码_粉嫩av一区二区三区免费野_久草精品视频

蟲蟲首頁| 資源下載| 資源專輯| 精品軟件
登錄| 注冊

您現在的位置是:蟲蟲下載站 > 資源下載 > VHDL/FPGA/Verilog > 使用verilog作為CPU設計語言實現單數據通路五級流水線的CPU。具有32個通用寄存器、一個程序計數器PC、一個標志寄存器FLAG

使用verilog作為CPU設計語言實現單數據通路五級流水線的CPU。具有32個通用寄存器、一個程序計數器PC、一個標志寄存器FLAG

  • 資源大?。?/b>43 K
  • 上傳時間: 2013-12-11
  • 上傳用戶:taiyubao
  • 資源積分:2 下載積分
  • 標      簽: CPU verilog FLAG 語言

資 源 簡 介

使用verilog作為CPU設計語言實現單數據通路五級流水線的CPU。具有32個通用寄存器、一個程序計數器PC、一個標志寄存器FLAG,一個堆棧寄存器STACK。存儲器尋址粒度為字節。數據存儲以32位字對準。采用32位定長指令格式,采用Load/Store結構,ALU指令采用三地址格式。支持有符號和無符號整數加、減、乘、除運算,并支持浮點數加、減、乘、除四種運算,支持與、或、異或、非4種邏輯運算,支持邏輯左移、邏輯右移、算術右移、循環右移4種移位運算,支持Load/Store操作,支持地址/立即數加載操作,支持無條件轉移和為0轉移、非0轉移、無符號>轉移、無符號<轉移、有符號>轉移、有符號<轉移等條件轉移。

相 關 資 源

主站蜘蛛池模板: 天祝| 临沧市| 汽车| 运城市| 府谷县| 山西省| 崇礼县| 福海县| 葫芦岛市| 长春市| 神农架林区| 乌兰察布市| 宁都县| 阳山县| 汤阴县| 阜平县| 海晏县| 贵阳市| 汨罗市| 木里| 股票| 漠河县| 新蔡县| 镇沅| 江山市| 西平县| 永德县| 曲水县| 台中县| 勃利县| 庆安县| 谢通门县| 集贤县| 鹤岗市| 天峻县| 安庆市| 洛宁县| 蒙城县| 平武县| 琼中| 兴隆县|