2051單片機操作模數轉換器的實驗C程序例程：關鍵接法如下 * P1.0 ...... 模擬量輸入 * * P1.1 ...... DA輸入比較基準電壓 * * P1.2~7..... R-2R DA電阻網絡 * * P3.7 ...... LED 模擬亮度輸出
標簽： 2051 1.0 1.1 1.2
上傳時間： 2013-12-16
上傳用戶：BIBI
由寄存器,全加器,移位寄存器,計數器,觸發器和門電路構成補碼一位除法器,將開關設定的補碼形式出現的除數,被除數存入相應寄存器中.能用單脈沖按步演示運算全過程.
標簽： 寄存器 補碼 全加器 單脈沖
上傳時間： 2013-12-24
上傳用戶：bjgaofei
本文件包是在MAX+plus II 軟件環境下實現半加器的邏輯功能
標簽： plus MAX II 軟件環境
上傳時間： 2014-01-15
上傳用戶：磊子226
本文件包是在MAX+plus II 軟件環境下實現全加器的邏輯功能
上傳時間： 2016-01-09
上傳用戶：jing911003
vb編制的木馬加花器，主要用于免殺技術，加入編制好的花指令．
標簽： 編制 木馬
上傳時間： 2013-12-27
上傳用戶：hwl453472107
使用BOA Constructor開啟MainApp.py就可以管理計算機的視窗專案。 工具：BOA Constructor 利用Python的數學運算能力結合GUI介面的多功能計算機
標簽： Constructor BOA MainApp Python
上傳用戶：ddddddos
DPLL由 鑒相器 模K加減計數器 脈沖加減電路 同步建立偵察電路 模N分頻器 構成. 整個系統的中心頻率(即signal_in和signal_out的碼速率的2倍) 為clk/8/N. 模K加減計數器的K值決定DPLL的精度和同步建立時間,K越大,則同步建立時間長,同步精度高.反之則短,低.
標簽： signal_out signal_in DPLL 模
上傳時間： 2013-12-26
上傳用戶：希醬大魔王
用于矩陣加減乘除運算、高斯消元法解方程等
標簽： 矩陣 減 方程 運算
上傳時間： 2013-12-11
上傳用戶：helmos
2級流水線實現的8位全加器的VHDL代碼，適用于altera系列的FPGA/CPLD
標簽： VHDL 流水線 8位 全加器
上傳時間： 2014-06-15
上傳用戶：zhanditian
（原創）高精度計時器電路原理圖。采用AT89S52加DP8573，實現兩個功能：帶掉電保持功能的日歷時鐘、由外部開關信號觸發的高精度計時。
標簽： 8573 89S S52 AT
上傳時間： 2014-01-10
上傳用戶：wxhwjf
蟲蟲下載站版權所有 京ICP備2021023401號-1
