用來設定中斷TIMER0把計算出來的秒數(shù)輸出
標簽： TIMER0
上傳時間： 2015-11-08
上傳用戶：ddddddos
以ASAP光學模擬軟體來設計及建構顯示器背光源模組,並測試其可行性
標簽： ASAP 模 可行性 背光源
上傳時間： 2015-11-13
上傳用戶：lacsx
USB audio card 音效卡設計原理圖,說明及源碼
標簽： audio card USB
上傳時間： 2015-11-27
上傳用戶：bruce
經(jīng)典教程,錢能的c++程序設計教程,找了好久的
標簽： 教程 程序
上傳時間： 2014-01-11
上傳用戶：417313137
Delphi中工作列狀態(tài)區(qū)的設計參考文件資料
標簽： Delphi
上傳時間： 2013-12-16
上傳用戶：gxmm
TC&MSC高階函式庫設計技術, 如何在DOS下作出圖形介面的程式, 備有豐富的程式庫.
標簽： MSC DOS 程式 TC
上傳時間： 2014-01-21
上傳用戶：lijinchuan
Windows 2000/XP WDM設備驅(qū)動程式開發(fā) 使用 Numega 公司出版的軟體快速建置驅(qū)動程式
標簽： Windows Numega 2000 WDM
上傳時間： 2013-12-14
這一篇論文的標題為「適應性BIC-MIMO-OFDM系統(tǒng)的性能分析和接收器設計」是2007發(fā)表的
標簽： BIC-MIMO-OFDM 2007 系統(tǒng) 性能分析
上傳時間： 2016-01-14
上傳用戶：BIBI
需要工具： 1. Python 2.3 以上 2. BOA Constructor Python設定檔介面程式設計 這段程式碼主要是把資料儲存到config.txt這個檔案中，我們將資料以 \n[_config_]\n 來作區(qū)隔，以便將來將資料讀出來時可以知道所存放的資料到底是屬於哪一各部分的資料。
標簽： Python Constructor config 2.3
上傳時間： 2014-01-17
上傳用戶：zhenyushaw
將Verilog設計轉(zhuǎn)成VHDL設計的程式
標簽： Verilog VHDL 程式
上傳時間： 2016-01-18
上傳用戶：lifangyuan12
蟲蟲下載站版權所有 京ICP備2021023401號-1
<strike id="wkusg"></strike>
