<button id="w8mc8"></button> CharFilter_Class實例是對CharFilter實例的完善。在CharFilter實例中，我們定義了四個全局變量，這不符合WDM驅動程序的要求，它限制了IRP的可重入性，我們應該使用局部變量。 該實例定義了一個READ_COMPLETION_INFO結構，當有DeviceControl 調用時，就分配一個結構對象，參數設置完后，就將該結構對象地址指針放在I.FileObject()->FsContext中。
標簽： CharFilter CharFilter_Class
上傳時間： 2014-01-22
上傳用戶：watch100
本程序是用來將客戶選定圖書放入購書車。使用戶對圖書的購買信息有詳細的了解，暫時確定購書者的列表。這是本項目的關鍵，是實現購書的關鍵。是主程序的子程序。程序采用順序處理。非常駐內存。無覆蓋要求。可重人
上傳時間： 2014-09-03
上傳用戶：1079836864
本程序是用來將客戶選定圖書放入購書車。使用戶對圖書的購買信息有詳細的了解，暫時確定購書者的列表。這是本項目的關鍵，是實現購書的關鍵。是主程序的子程序。程序采用順序處理。非常駐內存。無覆蓋要求。可重人
上傳時間： 2015-05-22
上傳用戶：zuozuo1215
我上傳的文件開發環境都是ADS 1.2 ARM網絡開發程序包，內有pdf說明文件。 ZLG/IP提供實現 Internet 網絡上 IP接點的功能，是個高性能的嵌入式 TCP/IP 協議棧軟件。它使用μC/OS-II 實時操作系統的信號機制來實現一個多任務并行并可重入的協議棧，完全使用 ANSI C 進行編寫，可以象μC/OS-II 那樣支持多種 CPU。ZLG/IP還具有層次清晰，易于升級和修改等特點
上傳時間： 2014-11-18
上傳用戶：refent
8位密碼鎖的實現，初始狀態默認為密碼正確，密碼輸入正確方可設密碼，以后必須按對密碼才可重設
上傳時間： 2013-12-01
上傳用戶：CSUSheep
Lemon是一個C或者C++語言的LALR(1)語法分析器生成器。它和“bison”與“yacc”的功能是一樣的，但它不是“bison”或者“yacc”的簡單復制。為了減少編寫代碼的錯誤，它使用了一種不同的語法。Lemon使用了一種更為高級的分析引擎，運行速度比“bison”與“yacc”要更快，并且該引擎是可重入的和線程安全的。更進一步的，Lemon實現了能夠消除資源泄漏的特性，適合于長時間運行的程序例如GUI或者嵌入式控制器中。
上傳時間： 2014-01-11
上傳用戶：lmeeworm
在了解實時嵌入式操作系統內存管理機制的特點以及實時處理對內存管理需求的基礎上，練習并掌握有效處理內存碎片的內存管理機制，同時理解防止內存泄漏問題的良好設計方法。使用預先規劃的思想，構建自己的私有內存管理機制，在系統內存池中申請內存，并將其納入私有內存管理機制中，形成靜態預分配內存池； 靜態預分配內存池支持一種以上固定長度內存池，如16 字節內存池和256 字節內存池。固定長度內存池的單塊長度應考慮體系結構開銷，并盡量減少內部碎片；固定長度內存池數量應可配置； 靜態預分配內存池與系統內存池的統一管理機制。向用戶分配內存時應保證長度最佳匹配原則。當申請內存的長度超過靜態預分配長度或資源不足時，自動向系統內存池申請； 管理機制包括： a) 初 始化函數； b) 內 存申請/釋放函數。并特別要保證釋放安全； c) 告 警機制； d) 管 理監視機制。 5. 利用可能的互斥機制或代碼可重入設計，保證以上管理機制的操作安全性； 6. 創建多Task 環境測試及演示以上內容
上傳時間： 2016-04-12
上傳用戶：lizhen9880
FPGA的作用與簡介.pdf1. 什么是 FPGA ? 一個 FPGA 是一種包含有一個可重配置的門陣列邏輯電路矩陣的設備。通過配置， FPGA 的內部電路以一定方式相連接，從而創建了軟件應用的一個硬件實現。與處 理器不同，FPGA 使用專用硬件進行邏輯處理，而不具有操作系統。FPGA 在本質 上是完全并行的，故不同的處理操作不必競爭相同的資源。因此，增加額外的處理 時，應用某一部分的性能不會受影響。而且，多個控制循環可以以不同的速率在單 個 FPGA 設備上運行。基于 FPGA 的控制系統可以加強關鍵互鎖邏輯，也可以通 過設計防止操作人員強奪 I/O。然而，不同于擁有固定硬件資源的硬連接的印制電 路板（PCB）設計，基于 FPGA 的系統可以完全重新連接其內部電路，以支持控制 系統在現場部署后可以重新配置。FPGA 設備提供了專用硬件電路所特有的性能與 可靠性。 單個 FPGA 可以通過在單個集成電路（IC）芯片上集成數百萬個邏輯門以代替數 以千計的分立元件。一個 FPGA 芯片的內部資源包括一個被 I/O 組塊環圍的可配置 邏輯組塊（CLB）矩陣。在 FPGA 矩陣內，信號通過可編程的互連開關和連線傳遞。 CompactRIO 入門教程 2 CompactRIO 入 門 教 程 圖 2.FPGA 芯片的內部構造
標簽： fpga
上傳時間： 2022-02-18
上傳用戶：
經典FGPA學習書籍 Xilinx FPGA設計權威指南 Vivado集成設計環境全書共分8章，內容包括： Vivado設計導論、Vivado工程模式和非工程模式設計流程、Vivado調試流程、基于IP的嵌入式系統設計流程、Vivado HLS設計流程、System Generator設計流程、Vivado部分可重配置設計流程和Vivado高級設計技術。本書參考了Xilinx公司提供的Vivado最新設計資料，理論與應用并重，將Xilinx公司最新的設計方法貫穿在具體的設計實現中。本書可作為使用Xilinx Vivado集成開發環境進行FPGA設計的工程技術人員的參考用書，也可作為電子信息類專業高年級本科生和研究生的教學用書，同時也可作為Xilinx公司的培訓教材。 本書全面系統地介紹了Xilinx新一代集成開發環境Vivado的設計方法、設計流程和具體實現。
上傳時間： 2022-06-10
上傳用戶：
LabView實用技巧系列視頻 -LabVIEW2009-2010破解工具 -LabView資料.zip 116.4MLabVIEW與機器人科技創新活動.zip 1.63GLabVIEW高級程序設計.zip 335.1MLabVIEW高級編程與虛擬儀器工程應用.zip 122.2MLabView寶典.zip 1.02GLabVIEW8.6中文版講解視頻（無聲音）.rar 264.9MLabVIEW2010.rar 863.7MLabVIEW 程序設計基礎與提高.zip 544.5M清華版labview教程12.25.rar 1MVB6_OPC_Client.rar 17KB9.VI的可重入性.avi 68.5M8.控件的輸入與輸出轉換.avi 55.2M7.VI本地化.avi 72.2M6.條件結構的巧用.avi 133.6M5.數組和簇.avi 131.1M4.程序結構中的分支結構和順序結構.avi 69.8M3.程序結構中的循環結構.avi 88.2M23.制作不規則圖形的子VI圖標.avi 52.7M22.界面設計技巧2.avi 57.6M21.界面設計技巧1.avi 86.3M20.用戶界面設計5.avi 71.4M2.多態VI的創建.avi 82.8M19.用戶界面設計4.avi 41.3M18.用戶界面設計3.avi 51.2M17.用戶界面設計2.avi 56.3M16.用戶界面設計1.avi 36.1M15.波形圖表、波形圖和XY圖表.avi 63.5M14.列表框控件添加圖標.avi 84.9M13.在文件夾下直接創建新的VI.avi 72.5M12.控件板和函數板的使用.avi 80.5M11.自定義控件.avi 44.2M10.VI屬性(下).avi 95.7M10.VI屬性(上).avi 85.3M1.VI的創建.avi 68.3M
上傳時間： 2022-06-14
上傳用戶：
