隨著空間科學(xué)任務(wù)的增加,需要處理的空間科學(xué)數(shù)據(jù)量激增,要求建立一個(gè)高速的空間數(shù)據(jù)連接網(wǎng)絡(luò).高速?gòu)?fù)接器作為空間飛行器星上網(wǎng)絡(luò)的關(guān)鍵設(shè)備,其性能對(duì)整個(gè)空間數(shù)據(jù)網(wǎng)絡(luò)的性能起著重要影響.該文闡述了利用先入先出存儲(chǔ)器FIFO進(jìn)行異步速率調(diào)整,應(yīng)用VHDL語(yǔ)言和可編程門(mén)陣列FPGA技術(shù),對(duì)多個(gè)信號(hào)源數(shù)據(jù)進(jìn)行數(shù)據(jù)打包、信道選通調(diào)度和多路復(fù)接的方法.設(shè)計(jì)中,用VHDL語(yǔ)言對(duì)高速?gòu)?fù)接器進(jìn)行行為級(jí)建模,為了驗(yàn)證這個(gè)模型,首先使用軟件進(jìn)行仿真,通過(guò)編寫(xiě)testbench程序模擬FIFO的動(dòng)作特點(diǎn),對(duì)程序輸入信號(hào)進(jìn)行仿真,在軟件邏輯仿真取得預(yù)期結(jié)果后,繼續(xù)設(shè)計(jì)硬件電路,設(shè)計(jì)出的實(shí)際電路實(shí)現(xiàn)了將來(lái)自?xún)蓚€(gè)不同速率的信源數(shù)據(jù)(1394總線數(shù)據(jù)和1553B總線數(shù)據(jù))復(fù)接成一路符合CCSDS協(xié)議的位流業(yè)務(wù)數(shù)據(jù).在實(shí)驗(yàn)調(diào)試中對(duì)FPGA的輸出數(shù)據(jù)進(jìn)行檢驗(yàn),同時(shí)對(duì)設(shè)計(jì)方法進(jìn)行驗(yàn)證.驗(yàn)證結(jié)果完全符合設(shè)計(jì)目標(biāo).應(yīng)用硬件可編程邏輯芯片F(xiàn)PGA設(shè)計(jì)高速?gòu)?fù)接器,大幅度提高了數(shù)據(jù)的復(fù)接速率,可應(yīng)用于未來(lái)的星載高速數(shù)據(jù)系統(tǒng)中,能夠完成在軌系統(tǒng)的數(shù)據(jù)復(fù)接任務(wù).
標(biāo)簽：
FPGA
星載
復(fù)接器
上傳時(shí)間：
2013-07-17
上傳用戶(hù)：wfl_yy
該文首先分析了線路碼的一般問(wèn)題;其次分析了正碼速調(diào)整的基本原理及所涉及的一般問(wèn)題,并說(shuō)明了用FPGA進(jìn)行電路設(shè)計(jì)的一般方法;最后分析了該系統(tǒng)所產(chǎn)生的抖動(dòng),如抖動(dòng)的產(chǎn)生,分類(lèi)以及如何減小抖動(dòng)等,并對(duì)該課題所產(chǎn)生的兩類(lèi)抖動(dòng)即正碼速調(diào)整引入的侯時(shí)抖動(dòng)和平滑鎖相環(huán)引入的抖動(dòng)進(jìn)行了分析,并用Matlab仿真工具對(duì)鎖相環(huán)的抖動(dòng)與其環(huán)路帶寬之間的關(guān)系進(jìn)行了仿真與計(jì)算. 作者的工作主要包括: 1.利用FPGA完成了復(fù)接、分接系統(tǒng)的設(shè)計(jì)和調(diào)試.2.利用FPGA完成了HDB3線路碼的設(shè)計(jì)與調(diào)試.3.利用鎖相環(huán)完成了碼速恢復(fù).4,對(duì)該復(fù)接分接系統(tǒng)所產(chǎn)生的抖動(dòng)進(jìn)行了理論分析和仿真.5.對(duì)FPGA進(jìn)行了誤碼率測(cè)試,誤碼性能優(yōu)于10
標(biāo)簽：
FPGA
數(shù)字復(fù)接器
上傳時(shí)間：
2013-04-24
上傳用戶(hù)：songnanhua
