本文基于數(shù)據(jù)驅(qū)動(dòng)原理提出并用 FPGA 實(shí)現(xiàn)了MPEG-2 MP@HL 的視頻解碼器。該解碼器中的各個(gè)模塊具有高內(nèi)聚，低耦合的特點(diǎn)。只要各個(gè)模塊符合數(shù)據(jù)驅(qū)動(dòng)的工作方式，模塊就能自我正常工作。由
上傳時(shí)間： 2013-06-19
上傳用戶：y562413679
該論文討論如何采用一種串行無(wú)逆的Berlekamp-Massey(BM)算法,設(shè)計(jì)應(yīng)用于DVB系統(tǒng)中的RS(204,188)信道編碼/解碼電路,并通過(guò)FPGA的驗(yàn)證.RS解碼器的設(shè)計(jì)采用無(wú)逆BM算法,并利用串行方式來(lái)實(shí)現(xiàn),不僅避免了求逆運(yùn)算,而且只需用3個(gè)有限域乘法器就可以實(shí)現(xiàn),大大的降低了硬件實(shí)現(xiàn)的復(fù)雜度,并且因?yàn)樵谟布?shí)現(xiàn)上,采用了3級(jí)流水線(pipe-line)的處理結(jié)構(gòu).RS編碼器的設(shè)計(jì)中,利用有限域常數(shù)乘法器的特性對(duì)編碼電路進(jìn)行優(yōu)化.這些技術(shù)的采用大大的提高了RS編/解碼器的效率,節(jié)省了RS編/解碼器所占用資源.
上傳時(shí)間： 2013-08-05
上傳用戶：BOBOniu
stc12c5a60s2系列仿真器使用說(shuō)明書
上傳時(shí)間： 2013-06-28
上傳用戶：徐孺
easy，51pro，3.0編程器在2.0的基礎(chǔ)上增加了更多的芯片器件
上傳時(shí)間： 2013-07-25
上傳用戶：qazwsc
嵌入式系統(tǒng)產(chǎn)品開發(fā)現(xiàn)已成為IT產(chǎn)業(yè)的主流發(fā)展方向之一，在不同應(yīng)用領(lǐng)域的嵌入式系統(tǒng)產(chǎn)品開發(fā)中，都涉及到的一個(gè)共性關(guān)鍵技術(shù)是：嵌入式系統(tǒng)開發(fā)平臺(tái)的研究與設(shè)計(jì)。 本文密切結(jié)合實(shí)際科研項(xiàng)目，采用軟、硬件協(xié)同設(shè)計(jì)的研究方法，設(shè)計(jì)了一套基于ARM微處理器架構(gòu)的嵌入式系統(tǒng)開發(fā)平臺(tái)，為應(yīng)用系統(tǒng)的開發(fā)者完成了大部分共性的底層設(shè)計(jì)工作，并針對(duì)現(xiàn)代酒店客房管理與控制系統(tǒng)的功能要求，以此平臺(tái)為基礎(chǔ)，開發(fā)了一個(gè)樓層機(jī)控制系統(tǒng)，并成功運(yùn)用于深圳某國(guó)際大酒店的客房控制系統(tǒng)中，驗(yàn)證了本文研發(fā)成果的有效性和推廣應(yīng)用價(jià)值。 論文首先分析了當(dāng)前國(guó)內(nèi)外嵌入式系統(tǒng)的研究現(xiàn)狀，然后研究了基于S3C44BOX開發(fā)板的硬件設(shè)計(jì)和實(shí)現(xiàn)過(guò)程，分別給出了電源模塊、MCU核心模塊、存儲(chǔ)器模塊、I/O接口模塊、通信接口模塊、調(diào)試以及系統(tǒng)擴(kuò)展接口等主要模塊的設(shè)計(jì)方法和電氣原理圖；使用CPLD實(shí)現(xiàn)了多功能JTAG調(diào)試器，在SDT環(huán)境下完成了硬件調(diào)試工作；研究了嵌入式操作系統(tǒng)的移植技術(shù)，針對(duì)VxWorks操作系統(tǒng)下載與應(yīng)用，開發(fā)了適用于S3C44BOX的板級(jí)支持包，成功完成了BootRom和VxWorks兩種映像的生成和加載；在論文的最后，研究了本平臺(tái)在酒店客房控制系統(tǒng)中的實(shí)際應(yīng)用方法，設(shè)計(jì)其作為樓層機(jī)的實(shí)現(xiàn)方案，討論了網(wǎng)絡(luò)通信與控制的工作原理，并給出了主要程序的流程圖。
標(biāo)簽： ARM 架構(gòu) 嵌入式 平臺(tái)設(shè)計(jì)
上傳時(shí)間： 2013-06-02
上傳用戶：banyou
本文介紹了DTMF 解碼芯片MT8870 的功能和特點(diǎn)，給出了在解碼器中與89C51 單片機(jī)的接口電路，說(shuō)明了解碼器的工作原理抗干擾措施。關(guān)鍵詞：?jiǎn)纹瑱C(jī)抗干擾 DTMF 解碼監(jiān)控
上傳時(shí)間： 2013-05-17
上傳用戶：tuilp1a
高速光電隔離器6N137應(yīng)用，高頻PWM輸出隔離器件
上傳時(shí)間： 2013-04-24
上傳用戶：907070592
無(wú)線局域網(wǎng)(WLAN,Wireless Local Area Network)是未來(lái)移動(dòng)通信系統(tǒng)的重要組成部分.為了滿足用戶高速率、方便靈活的接入互聯(lián)網(wǎng)的需求,WLAN的研究和建設(shè)正在世界范圍內(nèi)如火如荼的展開.由于擺脫了有線連接的束縛,無(wú)線局域網(wǎng)具有移動(dòng)性好、成本低和不會(huì)出現(xiàn)線纜故障等特點(diǎn).該文對(duì)無(wú)線局域網(wǎng)的主流協(xié)議IEEE 802.11a的物理層實(shí)現(xiàn)技術(shù)進(jìn)行了系統(tǒng)的研究和分析,并采用可編程ASIC器件FPGA,設(shè)計(jì)實(shí)現(xiàn)了物理層基帶處理的關(guān)鍵模塊,為今后形成具有自主知識(shí)產(chǎn)權(quán)的IP核奠定了基礎(chǔ).該文研究?jī)?nèi)容得到了天津市信息化辦公室"寬帶無(wú)線局域網(wǎng)關(guān)鍵技術(shù)研究"項(xiàng)目經(jīng)費(fèi)的支持.該文在對(duì)IEEE 802.11a協(xié)議深入研究的基礎(chǔ)上,提出了物理層的實(shí)現(xiàn)方案和功能模塊劃分.重點(diǎn)研究了實(shí)現(xiàn)基帶處理的關(guān)鍵模塊:FIR濾波器、卷積碼編碼器以及(2,1,7)Viterbi譯碼器的實(shí)現(xiàn)算法和硬件結(jié)構(gòu).在Viterbi譯碼器的設(shè)計(jì)中,
標(biāo)簽： Viterbi 80211a 80211 IEEE
上傳時(shí)間： 2013-06-19
上傳用戶：xinzhch
近年來(lái)提出的光突發(fā)交換OBS(Optical．Burst Switching)技術(shù)，結(jié)合了光路交換(OCS)與光分組交換(OPS)的優(yōu)點(diǎn)，有效支持高突發(fā)、高速率的多種業(yè)務(wù)，成為目前研究的熱點(diǎn)和前沿。 本論文圍繞國(guó)家“863”計(jì)劃資助課題“光突發(fā)交換關(guān)鍵技術(shù)和試驗(yàn)系統(tǒng)”，主要涉及兩個(gè)方面：LOBS邊緣節(jié)點(diǎn)核心板和光板FPGA的實(shí)現(xiàn)方案，重點(diǎn)關(guān)注于邊緣節(jié)點(diǎn)核心板突發(fā)包組裝算法。 本文第一章首先介紹LOBS網(wǎng)絡(luò)的背景、架構(gòu)，分析了LOBS網(wǎng)絡(luò)的關(guān)鍵技術(shù)，然后介紹了本論文后續(xù)章節(jié)研究的主要內(nèi)容。 第二章介紹了LOBS邊緣節(jié)點(diǎn)的總體結(jié)構(gòu)，主要由核心板和光板組成。核心板包括千兆以太網(wǎng)物理層接入芯片，突發(fā)包組裝FPGA，突發(fā)包調(diào)度FPGA，SDRAM以及背板驅(qū)動(dòng)芯片($2064)等硬件模塊。光板包括$2064，發(fā)射FPGA，接收FPGA，光發(fā)射機(jī)，光接收機(jī)，CDR等硬件模塊。論文對(duì)這些軟硬件資源進(jìn)行了詳細(xì)介紹，重點(diǎn)關(guān)注于各FPGA與其余硬件資源的接口。 第三章闡明了LOBS邊緣節(jié)點(diǎn)FPGA的具體實(shí)現(xiàn)方法，分為核心板突發(fā)包組裝FPGA和光板FPGA兩部分。核心板FPGA對(duì)數(shù)據(jù)和描述信息分別存儲(chǔ)，僅對(duì)描述信息進(jìn)行處理，提高了組裝效率。在維護(hù)突發(fā)包信息時(shí)，實(shí)時(shí)查詢和更新FEC配置表，保證了對(duì)FEE狀態(tài)表維護(hù)的靈活性。在讀寫SDRAM時(shí)都采用整頁(yè)突發(fā)讀寫模式，對(duì)MAC幀整幀一次性寫入，讀取時(shí)采用超前預(yù)讀模式，對(duì)SDRAM內(nèi)存的使用采取即時(shí)申請(qǐng)方式，十分靈活高效。光板FPGA分為發(fā)射和接收兩個(gè)方向，主要是將進(jìn)入FPGA的數(shù)據(jù)進(jìn)行同步后按照指定的格式發(fā)送。 第四章總結(jié)了論文的主要內(nèi)容，并對(duì)LOBS技術(shù)進(jìn)行展望。本論文組幀算法采用動(dòng)態(tài)組裝參數(shù)表的方法，可以充分支持各種擴(kuò)展，包括自適應(yīng)動(dòng)態(tài)組裝算法。
標(biāo)簽： LOBS FPGA 節(jié)點(diǎn)
上傳時(shí)間： 2013-05-26
上傳用戶：AbuGe
并網(wǎng)逆變器并網(wǎng)逆變器并網(wǎng)逆變器并網(wǎng)逆變器
標(biāo)簽： 并網(wǎng)逆變器
上傳時(shí)間： 2013-04-24
上傳用戶：jyycc
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
