本文檔主要介紹Q.931協議基本知識，及在日常的維護中使用HDLCMON抓取的呼叫消息流程Trace的分析方法，并根據不同的問題及現象，提供簡單的分析解決方法
標簽： 931 文檔 協議 基本知識
上傳時間： 2016-09-30
上傳用戶：冇尾飛鉈
TSP問題是組合優化中的經典問題。其解決方法有局部優化方法和一些啟發式算法,局部搜索方法充分考慮問題 的鄰域結構,遺傳算法有很好的全局搜索能力,memetic算法把遺傳算法和局部優化算法相結合,試驗結果證明,能很好地解 決TSP問題。
標簽： memetic 局部 算法 TSP
上傳時間： 2016-10-01
上傳用戶：牛布牛
AU1200 所用的 JPEG2000 , 改了很久 ,才測試成功 , 非常稀少 , 需要的人可以下來玩玩看
標簽： 1200 2000 JPEG AU
上傳時間： 2016-10-05
上傳用戶：569342831
matlab實現線性調頻信號的i路和Q路分解，并通過低通濾波器輸出。
標簽： matlab 線性調頻信號 分解
上傳時間： 2013-12-26
上傳用戶：qilin
Matlab 是套應用於科學與工程領 域中數 值計算、分析與模擬的應用軟體，結合了 數 值分析、矩陣運算及繪圖等功能，功能強大、操作介面簡易 。在大學線性代數 及微積分課程中均可應用 Matlab 來 輔助學習。
標簽： Matlab 63924 63849 工程
上傳時間： 2013-12-23
上傳用戶：zuozuo1215
該系統實現居域網網絡考試和,系統平分輕松實現
標簽： 域網 分 網絡考試
上傳時間： 2013-12-28
上傳用戶：zsjinju
一個及基本使用BCB控制RS-232的測試燈號控制Source Code，入門者推薦
標簽： Source Code BCB 232
上傳時間： 2016-10-07
上傳用戶：凌云御清風
FPGA VERILOG 用DCFIFO實現 跨時鐘域的數據傳輸，已驗證，直接可用
標簽： VERILOG DCFIFO FPGA 時鐘域
上傳時間： 2014-01-07
上傳用戶：jichenxi0730
alteral FPGA VERILOG 利用 ROM DCFIFO 和RAM 實現高速到低速時鐘域的數據傳輸 ，值得學習。
標簽： alteral VERILOG DCFIFO FPGA
上傳用戶：lepoke
基于P-Q分解法的潮流計算適合初學者學習程序簡單易懂
標簽： P-Q 分解 流計算 初學者
上傳時間： 2013-12-20
上傳用戶：13681659100
蟲蟲下載站版權所有 京ICP備2021023401號-1
<rt id="yuigu"></rt>
