5.22④ 假設系數矩陣A和B均以三元組表作為存儲結構。 試寫出滿足以下條件的矩陣相加的算法：假設三元組表A 的空間足夠大，將矩陣B加到矩陣A上，不增加A、B之外 的附加空間，你的算法能否達到O(m+n)的時間復雜度?其 中m和n分別為A、B矩陣中非零元的數目。
標簽： 5.22 矩陣 三元 系數
上傳時間： 2013-12-13
上傳用戶：coeus
串口調試軟件，支持自動發送，支持多串口，不是源碼，轉發
標簽： 串口調試 軟件
上傳時間： 2014-01-17
上傳用戶：gonuiln
本代碼為編碼開關代碼，編碼開關也就是數字音響中的 360度旋轉的數字音量以及顯示器上用的（單鍵飛梭開 關）等類似鼠標滾輪的手動計數輸入設備。 我使用的編碼開關為5個引腳的，其中2個引腳為按下 轉輪開關（也就相當于鼠標中鍵）。另外3個引腳用來 檢測旋轉方向以及旋轉步數的檢測端。引腳分別為a,b,c b接地a，c分別接到P2.0和P2.1口并分別接兩個10K上拉 電阻，并且a，c需要分別對地接一個104的電容，否則 因為編碼開關的觸點抖動會引起輕微誤動作。本程序不 使用定時器，不占用中斷，不使用延時代碼，并對每個 細分步數進行判斷，避免一切誤動作，性能超級穩定。 我使用的編碼器是APLS的EC11B可以參照附件的時序圖 編碼器控制流水燈最能說明問題，下面是以一段流水 燈來演示。
標簽： 代碼 編碼開關
上傳時間： 2017-07-03
上傳用戶：gaojiao1999
S3C2440上實現紅外信號的接收的驅動程序。利用一個I/O口，不占用串口。已經在板子上實驗通過了。
標簽： S3C2440 紅外 信號 接收
上傳時間： 2013-12-12
上傳用戶：13188549192
用原始套接字LINUX下局域網ARP欺騙的代碼，有點瑕疵，可能對千兆網卡的支持效果不是很好；還有些TCP阻斷和IP認證，利用libnet+libpcap完成的
標簽： LINUX ARP 套接 代碼
上傳時間： 2013-12-24
上傳用戶：釣鰲牧馬
文章主要討論了一種基于Xilinx FPGA及VPX（VITA46）架構的高性能雷達信號處理系統的設計方案，詳細分析了系統指標與系統結構并全面論述了整個系統各部分的設計方案和硬件實現。系統包括高速信號采集/回放板卡、高速大容量數據存儲板卡、高速信號處理板卡、高速信號交換板卡及高速系統背板等五類板卡。各類板卡通過高速VPX總線連接并被組裝在雷達信號處理機箱內構成一套高擴展性、高性能的雷達信號處理系統。系統全采用Xilinx Virtex5FPGA高速現場可編程邏輯器件為主處理器及主控制器。信號采集/回放板使用基于FMC（VITA57）高速接口的子母板設計，提高了系統的靈活性和通用性；大容量數據存儲板采用由高密度固態存儲芯片Flash（閃存）組成的數據存儲整列，提高了數據存儲容量及存儲帶寬；信號處理板使用多片FPGA高效并行處理架構，提升系統運算能力及處理速率；同時系統采用FPGA高速串行口結合VPX總線架構并整合千兆以太網技術，加大了系統數據吞吐能力。關鍵詞：XilinxFPGA,高性能,雷達信號處理系統,VPX
標簽： Xilinx FPGA 雷達信號處理系統
上傳時間： 2022-07-27
上傳用戶：
本文提出了一種基于FPGA的硬件防火墻的實現方案，采用了FPGA來實現千兆線速的防火墻。傳統的基于X86等通用CPU的防火墻無法支撐快速增長的網絡速度，無法實現線速過濾和轉發。本文在采用FPGA可編程器件+通用CPU模式下，快速處理網絡數據。網絡數據在建立連接跟蹤后，直接由FPGA實現的快速處理板直接轉發，實現了網絡數據的線速處理，通用CPU在操作系統支持下，完成網絡數據的連接跟蹤的創建、維護，對網絡規則表的維護等工作。FPGA硬件板和CPU各司所長，實現快速轉發的目的。 本文設計了基于FPGA的硬件板的硬件規格，提出了硬件連接跟蹤表的存儲模式，以及規則表的存儲模式和定義等； 防火墻系統軟件采用NetBSD操作系統，完成了硬件板的NetBSD的驅動；在軟件系統完成了新建連接的建立、下發、老化等工作；在連接跟蹤上完成了規則的建立、刪除、修改等工作。 本文完成了防火墻的實現。實現了基于連接跟蹤的包過濾、地址轉換（NAT），設計了連接跟蹤的關鍵數據結構，包過濾的關鍵數據結構等，重用了NetBSD操作系統的路由。本文針對地址轉換應用程序的穿透問題，新增了部分實現。 在DoS攻擊是一種比較常見的攻擊網絡手段，本文采用了軟硬件結合的方法，不僅在軟件部分做了完善，也在硬件部分采取了相應的措施，測試數據表明，對常見的Syn洪水攻擊效果明顯。 在實踐過程中，我們發現了NetBSD操作系統內核的軟件缺陷，做了修正，使之更完善。 經過測試分析，本方案不僅明顯的優于X86方案，和基于NP方案、基于ASIC方案比較，具有靈活、可配置、易升級的優點。
標簽： FPGA 硬件 防火墻
上傳時間： 2013-06-21
上傳用戶：zxh1986123
本文對基于FPGA的對象存儲控制器原型的硬件設計進行了研究。主要內容如下： ⑴研究了對象存儲控制器的硬件設計，使其高效完成對象級接口的智能化管理和復雜存儲協議的解析，對對象存儲系統整體性能提升有重要意義。基于SoPC(片上可編程系統)技術，在FPGA(現場可編程門陣列)上實現的對象存儲控制器，具有功能配置靈活，調試方便，成本較低等優點。 ⑵采用Cyclone II器件實現的對象存儲控制器的網絡接口，包含處理器模塊、內存模塊、Flash模塊等核心組成部分，提供千兆以太網的網絡接口和PCI(周邊元件擴展接口)總線的主機接口，還具備電源模塊、時鐘模塊等以保證系統正常運行。在設計實現PCB(印制電路板)時，從疊層設計、布局、布線、阻抗匹配等多方面解決高達100MHz的全局時鐘帶來的信號完整性問題，并基于IBIS模型進行了信號完整性分析及仿真。針對各功能模塊提出了相應的調試策略，并完成了部分模塊的調試工作。 ⑶提出了基于Virtex-4的對象存儲控制器系統設計方案，Virtex-4內嵌PowerPC高性能處理器，可更好地完成對象存儲設備相關的控制和管理工作。實現了豐富的接口設計，包括千兆以太網、光纖通道、SATA(串行高級技術附件)等網絡存儲接口以及較PCI性能更優異的PCI-X(并連的PCI總線)主機接口；提供多種FPGA配置方式。使用Cadence公司的Capture CIS工具完成了該系統硬件的原理圖繪制，通過了設計規則檢查，生成了網表用作下一步設計工作的交付文件。
標簽： FPGA 對象存儲 原型
上傳時間： 2013-04-24
上傳用戶：lijinchuan
本人撰寫的2010屆畢業設計論文，主要涉及以太網五口千兆交換機的設計與制作
標簽： 畢業論文
上傳時間： 2013-06-25
上傳用戶：LSPSL
隨著國際互聯網絡的迅猛發展，網絡應用的不斷豐富，Intenret已經從最初以學術交流為目的而演變為商業行為，網絡安全性需求日益增加，高速網絡安全保密成為關注的焦點，在安全得到保障的情況下，為了滿足網速無限制的追求，高速網絡硬件加密設備也必將成為需求熱點。另一方面，IPSec協議被廣泛的應用于防火墻和安全網關中，但對IPSec協議的處理會大大增加網關的負載，成為千兆網實現的瓶頸。本文便是針對上述現狀，研究基于高性能FPGA實現千兆IPSec協議的設計技術。 目前，國外IPSec協議實現已經芯片化，達到幾千兆的速率，但是國內產品多以軟件實現，速度難以提高。本文采用的基于FPGA的IPSec技術方案，采用硬件實現隧道模式下的IPSec協議，為IP分組及其上層協議數據提供機密性、數據完整性驗證以及數據源驗證等安全服務。在以VPN為實施方案的基礎上，構建了以KDIPSec為設備原型以IPSec協議為出發點的千兆網絡系統環境模型，從硬件體系結構到各個模塊的劃分以及各個模塊實現的功能這幾個方面描述了KDIPSec實現技術，最后描述了一些關鍵模塊的FPGA設計和和仿真。所有處理模塊均在Xilinx公司的FPGA芯片中實現，處理速率超過1Gb/s。
標簽： IPSec FPGA 協議 實現技術
上傳時間： 2013-07-03
上傳用戶：wfl_yy
蟲蟲下載站版權所有 京ICP備2021023401號-1
