使用FPGA設(shè)計WiMax接收機之OFDM同步硬體電路(內(nèi)附VHDL code)
標簽： WiMax FPGA OFDM VHDL
上傳時間： 2016-01-22
上傳用戶：zhuyibin
利用C++解決CAGD中的一些問題,如B樣條類,畫b樣條曲線的程序
標簽： CAGD 程序
上傳時間： 2013-12-16
上傳用戶：xiaohuanhuan
ADS操作影片,教我們怎麼tuning電路.中文發(fā)音,步驟清楚,非常適合初學(xué)入門者.希望對大家有幫助.
標簽： tuning ADS 操作 家
上傳時間： 2016-02-25
上傳用戶：trepb001
是一個用verilog寫成的加法器電路,可把七個元件加起來
標簽： verilog 加法器 元件
上傳時間： 2014-01-07
上傳用戶：zhangzhenyu
使用硬體描述語言HDL 設(shè)計硬體電路，臺灣人寫的PPT講義，非常不錯。VHDL硬件設(shè)計入門學(xué)習(xí)。VHDL基本語法架構(gòu)，VHDL的零件庫(Library)及包裝(Package)等內(nèi)容。
標簽： HDL
上傳時間： 2014-01-22
上傳用戶：cxl274287265
5 bits 的加法器與減法器合併電路之原始程式製作
標簽： bits 加法器 法器 程式
上傳時間： 2016-05-18
上傳用戶：ippler8
Description Calculate a+b Input Two integer a,b (0<=a,b<=101000) Output Output a + b Sample Input 5 7 Sample Output 12
標簽： Description Calculate integer 101000
上傳時間： 2014-01-25
上傳用戶：tonyshao
RSA核心運算使用的乘模算法就是 M(A*B)。雖然M(A*B)并不是乘模所需要的真正結(jié)果，但只要在冪模算法中進行相應(yīng)的修改，就可以調(diào)用這個乘模算法進行計算了。本軟件起初未使用Montgomery 乘模算法時，加密速度比使用Montgomery乘模算法慢，但速度相差不到一個數(shù)量級。 將上述乘模算法結(jié)合前面敘述的冪模算法，構(gòu)成標準Montgomery冪模算法，即本軟件所使用的流程
標簽： RSA 模 核心 運算
上傳時間： 2016-07-16
上傳用戶：hullow
verilog除頻器可用於編碼段運用可以穩(wěn)定電路設(shè)計
標簽： verilog
上傳時間： 2013-12-26
上傳用戶：372825274
a XOR b> a,然后a XOR b< b,and both a and b are dependent data
標簽： XOR and dependent both
上傳時間： 2014-01-27
上傳用戶：yxgi5
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
