在現(xiàn)代電子系統(tǒng)中，數(shù)字化已經成為發(fā)展的必然趨勢，接收機數(shù)字化是電子系統(tǒng)數(shù)字化中的一項重要內容，對數(shù)字化接收機的研究具有重要的意義。隨著數(shù)字化理論和微電子技術的迅速發(fā)展，高速的中頻數(shù)字化接收機的實現(xiàn)已經成為可能。本文研究了一種基于FPGA的軟件無線電數(shù)字接收平臺的設計，并著重研究了其中數(shù)字中頻處理單元的設計和實現(xiàn)。FPGA器件具有設計靈活、開發(fā)周期短和開發(fā)成本低等優(yōu)點，所以廣泛應用于各種通信系統(tǒng)中。相比于傳統(tǒng)的DSP串行結構，F(xiàn)PGA能夠進行流水線性設計，對數(shù)據進行并行處理，所以FPGA在進行數(shù)據量大，要求實時處理的系統(tǒng)設計時有很大的優(yōu)勢。 本文首先首先分析了軟件無線電當前的發(fā)展趨勢及技術現(xiàn)狀，針對存在的處理速度跟不上的DSP瓶頸問題，提出了中頻軟件無線電的FPGA實現(xiàn)方案。本文以FPGA實現(xiàn)為重點，在深入分析軟件無線電相關理論的基礎上，著重研究和完成了中頻軟件無線電數(shù)字接收平臺兩大模塊的FPGA實現(xiàn)：數(shù)字下變頻相關模塊和數(shù)字調制解調模塊。其中，在深入研究數(shù)字下變頻實現(xiàn)結構的基礎上，首先對數(shù)字下變頻模塊的數(shù)控振蕩器(NCO)采用了直接頻率合成技術(DDS)實現(xiàn)，其頻率分辨率高，靈活，易于實現(xiàn)；高效抽取濾波器組由積分梳狀濾波器(CIC)，半帶濾波器(HB)，F(xiàn)IR濾波器組成。對積分梳狀濾波器(CIC)本文采用了Hogenaur“剪除”理論對內部寄存器的位寬進行改進，極大地節(jié)約了資源，提高了運行速率。對FIR濾波器和半帶濾波器采用了(DA)分布式算法，它的運行速度只與數(shù)據的寬度有關，只有加減法運算和二進制除法，既縮減了系統(tǒng)資源又大大節(jié)省了運算時間，實現(xiàn)了高效的實時處理。對數(shù)字調制解調模塊，重點研究和完成了2ASK和2FSK的調制解調的FPGA實現(xiàn)，模塊有很好的通用性，能方便地移植到其它的系統(tǒng)中。在文章的最后還對整個系統(tǒng)進行了Matlab仿真，驗證了系統(tǒng)設計思想的正確性。在系統(tǒng)各個關鍵模塊的設計過程中，都是先依據一定的設計指標進行verilog編程，然后再在Quartus軟件中編譯，時序仿真測試，并與Matlab仿真結果進行對比，驗證設計的正確性。
標簽：
FPGA
軟件無線電
數(shù)字接收機
上傳時間：
2013-05-18
上傳用戶：450976175
