亚洲2020天天堂在线观看,亚洲精品水蜜桃,国产极品在线观看

半實(shí)物仿真

ICD2仿真燒寫器--USB驅(qū)動(dòng)程序.rar

ICD2仿真燒寫器--USB驅(qū)動(dòng)程序。。

標(biāo)簽： ICD2 USB 仿真

上傳時(shí)間： 2013-07-29

上傳用戶：20160811
移動(dòng)無線信道特性及基于FPGA的信道仿真器實(shí)現(xiàn).rar

移動(dòng)無線信道特性對(duì)移動(dòng)通信系統(tǒng)性能具有重要影響，移動(dòng)信道建模和仿真對(duì)移動(dòng)通信系統(tǒng)的研發(fā)具有重要意義。因此，對(duì)移動(dòng)信道建模與仿真進(jìn)行研究，具有重要的理論意義和實(shí)際應(yīng)用價(jià)值。本文從無線電波的傳播特點(diǎn)出發(fā)，分析了無線電波的傳播模型和描述信道特性的主要參數(shù)，重點(diǎn)分析了移動(dòng)小尺度衰落模型；結(jié)合無線電波傳輸環(huán)境的特點(diǎn)，研究了平坦衰落信道和頻率選擇性信道的特點(diǎn)，設(shè)計(jì)了基于FPGA的移動(dòng)無線信道仿真器，同時(shí)給予了軟硬件驗(yàn)證。本文從衰落的數(shù)學(xué)模型角度研究了信道傳輸特性，以及各項(xiàng)參數(shù)對(duì)信道特性的影響。主要做了以下幾個(gè)方面的工作： 1.簡(jiǎn)要介紹了無線電通信的發(fā)展史及信道建模與仿真的意義；論述了信道對(duì)無線信號(hào)主要的三類影響：自由空間的路徑損失、陰影衰落、多徑衰落；分析了無線通信傳播環(huán)境，移動(dòng)無線通信信道仿真的基本模型，同時(shí)介紹了用正弦波疊加法和成型濾波器法建立信道確定型仿真模型的具體實(shí)現(xiàn)方法。 2.對(duì)移動(dòng)無線信道特性進(jìn)行了Matlab仿真，對(duì)仿真結(jié)果進(jìn)行了對(duì)比分析，對(duì)影響信道特性的主要參數(shù)設(shè)置進(jìn)行了分析仿真。 3.設(shè)計(jì)了一種基于FPGA的移動(dòng)無線信道仿真器，并對(duì)實(shí)現(xiàn)該仿真器的關(guān)鍵技術(shù)和實(shí)現(xiàn)方法進(jìn)行了分析。該信道仿真器能夠?qū)崟r(shí)模擬窄帶信號(hào)條件下無線信道的主要特點(diǎn)，如多徑時(shí)延、多普勒頻移、瑞利衰落等，其主要的技術(shù)指標(biāo)達(dá)到了設(shè)計(jì)要求。該模擬器結(jié)構(gòu)簡(jiǎn)單，參數(shù)可調(diào)，易于擴(kuò)展，通用性強(qiáng)，可以部分或全部集成到處于研制階段的接收機(jī)中，以便于性能測(cè)試，也可應(yīng)用于教學(xué)實(shí)踐。

標(biāo)簽： FPGA 移動(dòng) 無線信道

上傳時(shí)間： 2013-04-24

上傳用戶：suxuan110425
WCDMA系統(tǒng)下行同步原理與FPGA實(shí)現(xiàn).rar

同步是移動(dòng)通信領(lǐng)域中的關(guān)鍵技術(shù)，是保障通信初始和進(jìn)行的必要過程，對(duì)系統(tǒng)的性能影響重大。縱觀移動(dòng)通信系統(tǒng)的發(fā)展史，同步技術(shù)自始至終都是人們研究的熱點(diǎn)。 @@ WCDMA作為第三代移動(dòng)通信無線接口標(biāo)準(zhǔn)之一，已經(jīng)在全世界范圍內(nèi)得到了商用。小區(qū)搜索是WCDMA的重要物理層過程，是實(shí)現(xiàn)下行移動(dòng)臺(tái)和基站間同步的重要手段。 @@ 作為ASIC領(lǐng)域的一種半定制電路，現(xiàn)場(chǎng)可編程門陣列（FPGA）既解決了全定制電路不能修改的不足，又解決了原有可編程器件容量有限的問題。FPGA以其強(qiáng)大的現(xiàn)場(chǎng)可編程能力和開發(fā)速度優(yōu)勢(shì)，逐漸成為ASIC電路中設(shè)計(jì)周期最短、開發(fā)費(fèi)用最低、風(fēng)險(xiǎn)最小的器件之一。 @@ 因此，研究WCDMA同步算法及其在FPGA中的實(shí)現(xiàn)與驗(yàn)證是具有理論和現(xiàn)實(shí)意義的。本文首先介紹了WCDMA物理層基礎(chǔ)，接著詳細(xì)討論了WCDMA主同步、輔同步和導(dǎo)頻同步的原理，介紹了前兩步同步的改進(jìn)型算法和證明，并和傳統(tǒng)相關(guān)算法在資源和實(shí)現(xiàn)復(fù)雜度方面進(jìn)行了比較，給出了下行同步的浮點(diǎn)仿真結(jié)果和分析。之后，深入討論了下行同步的FPGA （V4-SX-35）實(shí)現(xiàn)方案、運(yùn)算流程和模塊間的接口設(shè)計(jì)。最后，介紹了下行同步的FPGA驗(yàn)證方法。 @@ 本文較為深入的討論了WCDMA下行同步的算法和FPGA實(shí)現(xiàn)方案，給出了理論分析和仿真、實(shí)驗(yàn)結(jié)果。并在低復(fù)雜度和資源開銷條件下，完成了FPGA的硬件設(shè)計(jì)和片上測(cè)試，達(dá)到了系統(tǒng)的性能指標(biāo)。 @@關(guān)鍵詞：WCDMA；同步；小區(qū)搜索；FPGA

標(biāo)簽： WCDMA FPGA

上傳時(shí)間： 2013-04-24

上傳用戶：wsm555
基于FPGA的高速串行接口模塊仿真設(shè)計(jì).rar

現(xiàn)代社會(huì)信息量爆炸式增長(zhǎng)，由于網(wǎng)絡(luò)、多媒體等新技術(shù)的發(fā)展，用戶對(duì)帶寬和速度的需求快速增加。并行傳輸技術(shù)由于時(shí)鐘抖動(dòng)和偏移，以及PCB布線的困難，使得傳輸速率的進(jìn)一步提升面臨設(shè)計(jì)的極限；而高速串行通信技術(shù)憑借其帶寬大、抗干擾性強(qiáng)和接口簡(jiǎn)單等優(yōu)勢(shì)，正迅速取代傳統(tǒng)的并行技術(shù)，成為業(yè)界的主流。本論文針對(duì)目前比較流行并且有很大發(fā)展?jié)摿Φ膬煞N高速串行接口電路——高速鏈路口和Rocket I/O進(jìn)行研究，并以Xilinx公司最新款的Virtex-5 FPGA為研究平臺(tái)進(jìn)行仿真設(shè)計(jì)。本論文的主要工作是以某低成本相控陣?yán)走_(dá)信號(hào)處理機(jī)為設(shè)計(jì)平臺(tái)，在其中的一塊信號(hào)處理板上，進(jìn)行了基于LVDS(Low VoltageDifferential Signal)技術(shù)的高速LinkPort(鏈路口)設(shè)計(jì)和基于CML(Current ModeLogic)技術(shù)的Rocket I/O高速串行接口設(shè)計(jì)。首先在FPGA的軟件中進(jìn)行程序設(shè)計(jì)和功能、時(shí)序的仿真，當(dāng)仿真驗(yàn)證通過之后，重點(diǎn)是在硬件平臺(tái)上進(jìn)行調(diào)試。硬件調(diào)試驗(yàn)證的方法是將DSP TS201的鏈路口功能與在FPGA中的模擬高速鏈路口相連接，進(jìn)行數(shù)據(jù)的互相傳送，接收和發(fā)送的數(shù)據(jù)相同，證明了高速鏈路口設(shè)計(jì)的正確性。并且在硬件調(diào)試時(shí)對(duì)Rocket IO GTP收發(fā)器進(jìn)行回環(huán)設(shè)計(jì)，經(jīng)過回環(huán)之后接收到的數(shù)據(jù)與發(fā)送的數(shù)據(jù)相同，證明了Rocket I/O高速串行接口設(shè)計(jì)的正確性。

標(biāo)簽： FPGA 高速串行接口模塊

上傳時(shí)間： 2013-04-24

上傳用戶：戀天使569
基于FPGA的計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)的設(shè)計(jì)與仿真.rar

“計(jì)算機(jī)組成原理”是計(jì)算機(jī)專業(yè)的一門核心課程。傳統(tǒng)的計(jì)算機(jī)組成原理實(shí)驗(yàn)是在指令格式、尋址方式、運(yùn)算器、控制器、存儲(chǔ)器等都相對(duì)固定的情況下進(jìn)行，學(xué)生主要進(jìn)行功能實(shí)現(xiàn)和驗(yàn)證，缺少自主設(shè)計(jì)和創(chuàng)新過程。為改變這種狀況，須更新現(xiàn)有的計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)。采用FPGA芯片作為載體，使用EDA開發(fā)工具，用硬件描述語言實(shí)現(xiàn)不同的硬件邏輯，再與硬件的輸入輸出接口線路相連，最終組成一臺(tái)可用于組成實(shí)驗(yàn)教學(xué)的完整計(jì)算機(jī)系統(tǒng)。這期間學(xué)生將掌握組成原理實(shí)驗(yàn)系統(tǒng)的各個(gè)部件的功能及其相互之間如何協(xié)作。本實(shí)驗(yàn)系統(tǒng)能夠讓學(xué)生完成有關(guān)計(jì)算機(jī)組成原理的部件實(shí)驗(yàn)和整機(jī)實(shí)驗(yàn)：部件實(shí)驗(yàn)包括加法器、乘法器、除法器、算術(shù)邏輯運(yùn)算單元、控制器、存儲(chǔ)器等；整機(jī)實(shí)驗(yàn)可以獨(dú)立實(shí)現(xiàn)各部件的功能描述。該系統(tǒng)能夠幫助學(xué)生鞏固課堂知識(shí)并增強(qiáng)設(shè)計(jì)能力。為實(shí)現(xiàn)上述目的，依據(jù)EDA技術(shù)的開發(fā)流程和方法，建立了一個(gè)完整的體系，其中包括控制模塊、內(nèi)存模塊、運(yùn)算器模塊、通用寄存器組及其控制部件、程序計(jì)數(shù)器、地址寄存器、指令寄存器、時(shí)序部件、數(shù)據(jù)控制部件、狀態(tài)值控制部件，以及為幫學(xué)生調(diào)試而專門設(shè)計(jì)的輸出觀察部件。在Quartus Ⅱ開發(fā)環(huán)境下，使用Altera公司FPGA芯片，采用VHDL，語言設(shè)計(jì)并實(shí)現(xiàn)了上述模塊。經(jīng)過仿真測(cè)試，所實(shí)現(xiàn)的各功能模塊作為獨(dú)立部件時(shí)能完成各自功能：而將這些部件組合起來的整機(jī)系統(tǒng)，可以執(zhí)行程序段和進(jìn)行各種運(yùn)算處理，達(dá)到了設(shè)計(jì)要求。

標(biāo)簽： FPGA 計(jì)算機(jī)組成原理實(shí)驗(yàn)系統(tǒng)

上傳時(shí)間： 2013-06-01

上傳用戶：hebmuljb
基于FPGA芯片的功能仿真平臺(tái)構(gòu)建及靜態(tài)時(shí)序分析.rar

基于FPGA芯片的功能仿真平臺(tái)構(gòu)建及靜態(tài)時(shí)序分析

標(biāo)簽： FPGA 芯片功能仿真

上傳時(shí)間： 2013-06-28

上傳用戶：qilin
基于FPGA的信道化中頻接收機(jī)設(shè)計(jì)與仿真實(shí)現(xiàn)研究.rar

軟件無線電(Software Radio)具有高度靈活性、開放性，很容易實(shí)現(xiàn)與現(xiàn)有和未來多種電臺(tái)的兼容，能最大限度的滿足了互聯(lián)互通的要求。而基于多相濾波器組的信道化軟件無線電接收技術(shù)以其固有的全概率接收、降采樣速率以及其大幅提高運(yùn)算速率的能力越來越受到重視。本文主要研究了基于現(xiàn)場(chǎng)可編程門陣列(FPGA)的軟件無線電信道化中頻接收技術(shù)設(shè)計(jì)與實(shí)現(xiàn)。首先介紹了軟件無線電的基本概念以及其發(fā)展?fàn)顩r，深入討論了軟件無線電的基本理論，主要介紹了設(shè)計(jì)中所用到的帶通采樣技術(shù)、信號(hào)的抽取技術(shù)與多相濾波技術(shù)。然后簡(jiǎn)要介紹了信道化中頻接收機(jī)的射頻(Radio Frequency，RF)前端接收技術(shù)，設(shè)置寬中頻超外差接收機(jī)射頻前端的設(shè)計(jì)指標(biāo)，給出了改進(jìn)的實(shí)信號(hào)濾波器組低通型實(shí)現(xiàn)結(jié)構(gòu)，并依此推導(dǎo)和建立了實(shí)信號(hào)多相濾波器組信道化中頻接收機(jī)的數(shù)學(xué)模型。最后基于EP1S80開發(fā)平臺(tái)實(shí)現(xiàn)了實(shí)信號(hào)多相濾波器組信道化的中頻接收機(jī)。給出了多相濾波器、抽取運(yùn)算、FFT運(yùn)算、信道劃分以及復(fù)乘運(yùn)算的設(shè)計(jì)方案。仿真結(jié)果表明，該接收機(jī)能夠?qū)崿F(xiàn)對(duì)中頻信號(hào)的正確接收，驗(yàn)證了系統(tǒng)設(shè)計(jì)的可行性。

標(biāo)簽： FPGA 信道中頻

上傳時(shí)間： 2013-05-24

上傳用戶：wyaqy
Proteus仿真ARM7實(shí)驗(yàn)手冊(cè).part04.rar

ARM PROTUES仿真功能大全，歡迎大家來下載

標(biāo)簽： Proteus ARM7 part

上傳時(shí)間： 2013-04-24

上傳用戶：leixinzhuo
基于軟件無線電的16QAM調(diào)制解調(diào)器設(shè)計(jì)與FPGA實(shí)現(xiàn).rar

本文將高效數(shù)字調(diào)制方式QAM和軟件無線電技術(shù)相結(jié)合，在大規(guī)模可編程邏輯器件FPGA上對(duì)16QAM算法實(shí)現(xiàn)。在當(dāng)今頻譜資源日趨緊缺的情況下有很大現(xiàn)實(shí)意義。論文對(duì)16QAM軟件實(shí)現(xiàn)的基礎(chǔ)理論，帶通采樣理論、變速率數(shù)字信號(hào)處理相關(guān)抽取內(nèi)插技術(shù)做了推導(dǎo)和分析；深入研究了軟件無線電核心技術(shù)數(shù)字下變頻原理和其實(shí)現(xiàn)結(jié)構(gòu)；對(duì)CIC、半帶等高效數(shù)字濾波器原理結(jié)構(gòu)和性能作了研究；16QAM調(diào)制和解調(diào)系統(tǒng)設(shè)計(jì)采用自項(xiàng)向下設(shè)計(jì)思想；采用硬件描述語言VerilogHDL在EDA工具QuartusII環(huán)境下實(shí)現(xiàn)代碼輸入；對(duì)系統(tǒng)調(diào)試采用了算法仿真和在系統(tǒng)實(shí)測(cè)調(diào)試相結(jié)合方法。論文首先對(duì)16QAM調(diào)制解調(diào)算法進(jìn)行系統(tǒng)級(jí)仿真，并對(duì)實(shí)現(xiàn)的各模塊的可行性仿真驗(yàn)證，在此基礎(chǔ)上，完成了調(diào)制端16QAM信號(hào)的時(shí)鐘分頻模塊、串并轉(zhuǎn)換模塊、星座映射、8倍零值內(nèi)插、低通濾波以及FPGA和AD9857接口等模塊；解調(diào)器主要完成帶通采樣、16倍CIC抽取濾波，升余弦滾降濾波，以及16QAM解碼等模塊，實(shí)現(xiàn)了16QAM調(diào)制器；給出了中頻信號(hào)時(shí)域測(cè)試波形和頻譜圖。本系統(tǒng)在200KHz帶寬下實(shí)現(xiàn)了512Kbps的高速數(shù)據(jù)數(shù)率傳輸。論文還對(duì)增強(qiáng)型數(shù)字鎖相環(huán)EPLL的實(shí)現(xiàn)結(jié)構(gòu)進(jìn)行了研究和性能分析。

標(biāo)簽： FPGA QAM 16

上傳時(shí)間： 2013-07-10

上傳用戶：kennyplds
用FPGA實(shí)現(xiàn)以太網(wǎng)控制器.rar

以太網(wǎng)是在20世紀(jì)70年代為解決網(wǎng)絡(luò)中零散的和偶然的堵塞而開發(fā)的，而 IEEE802.3標(biāo)準(zhǔn)是在最初的以太網(wǎng)技術(shù)基礎(chǔ)上于1980年開發(fā)成功的。現(xiàn)在，以太網(wǎng)一詞泛指所有采用CSMA/CD協(xié)議的局域網(wǎng)。以太網(wǎng)2.0版由數(shù)字設(shè)備公司、 Intel公司和Xerox公司聯(lián)合開發(fā)，它與IEEE802.3兼容。本設(shè)計(jì)采用FPGA設(shè)計(jì)以太網(wǎng)控制器代替?zhèn)鹘y(tǒng)的ASCI設(shè)計(jì)方法，主要原因在于FPGA技術(shù)的特點(diǎn)，它作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原由可編程期間門電路數(shù)有限的缺點(diǎn)。使本設(shè)計(jì)的產(chǎn)品十分靈活，可以在多種用戶多種開發(fā)平臺(tái)，硬件環(huán)境下使用而只需要對(duì)設(shè)計(jì)進(jìn)行簡(jiǎn)單的修改和編輯即可，方便了設(shè)計(jì)者和用戶的使用。本論文主要闡述了使用FPGA設(shè)計(jì)開發(fā)以太網(wǎng)控制器的設(shè)計(jì)開發(fā)流程，以及研究了FPGA開發(fā)方法和傳統(tǒng)ASIC開發(fā)方法的區(qū)別和優(yōu)略。主要內(nèi)容為： 1．闡述FPGA技術(shù)的發(fā)展歷史，現(xiàn)狀和將來的發(fā)展趨勢(shì)。 2．詳細(xì)說明了FPGA設(shè)計(jì)開發(fā)以太網(wǎng)控制器的全過程，包括模塊分析功能分析以及代碼設(shè)計(jì)。 3．采用軟件仿真的方法設(shè)計(jì)和驗(yàn)證了MODELSIM仿真平臺(tái)以及仿真波形圖分析。 4．對(duì)比分析了FPGA和傳統(tǒng)的ASIC開發(fā)過程的區(qū)別以及優(yōu)缺點(diǎn)。

標(biāo)簽： FPGA 以太網(wǎng)控制器

上傳時(shí)間： 2013-05-25

上傳用戶：changeboy