Sigma-Delta A/D轉(zhuǎn)換器利用過采樣，噪聲整形和數(shù)字濾波技術(shù)，有效衰減了輸出信號帶內(nèi)的量化噪聲，提高了信噪比。與傳統(tǒng)的Nyquist轉(zhuǎn)換器相比，它降低了對模擬電路性能指標(biāo)和元件精度的要求，簡化了模擬電路的設(shè)計(jì)，降低了生產(chǎn)成本。 本論文在對Sigma-Delta A/D轉(zhuǎn)換器原理研究的基礎(chǔ)上，基于TSMC0．18um工藝，采用1．8V工作電源，128倍的過采樣率，6．4MHz的采樣頻率，設(shè)計(jì)了一個(gè)主要應(yīng)用于音頻信號處理的Sigma-Delta A/D轉(zhuǎn)換器，分辨率達(dá)到16位。在調(diào)制器的設(shè)計(jì)中，本文采用了多級噪聲整形MASH（2-1）級聯(lián)調(diào)制器結(jié)構(gòu)，同時(shí)，考慮了各種非理想因素對系統(tǒng)性能的影響，在SDtoolbox工具的幫助下使用Simulink進(jìn)行調(diào)制器系統(tǒng)設(shè)計(jì)。并使用Cadence Spectre對模塊電路進(jìn)行設(shè)計(jì)仿真，包括運(yùn)放，比較器，帶隙基準(zhǔn)電壓源，CMOS開關(guān)，非交疊時(shí)鐘產(chǎn)生電路等。在數(shù)字抽取濾波器的設(shè)計(jì)中，采用了分級抽取技術(shù)，使用MATLAB軟件中的SPTool和FDATool工具對各級抽取濾波器進(jìn)行優(yōu)化設(shè)計(jì)。并在原有的濾波器算法的基礎(chǔ)上，采用了CIC濾波器和半帶濾波器，設(shè)計(jì)出了運(yùn)算量和存儲(chǔ)量都相對少的三級抽取濾波器系統(tǒng)，大大降低了功耗和面積。 論文的仿真結(jié)果表明，所設(shè)計(jì)的Sigma-Delta A/D轉(zhuǎn)換器信噪比達(dá)到102．3dB，滿足系統(tǒng)需要的16位精度要求。 關(guān)鍵詞：Sigma-Ddta； 信噪比； 多級噪聲整形； 數(shù)字抽取濾波器
標(biāo)簽： SigmaDelta 音頻 模數(shù)轉(zhuǎn)換器
上傳時(shí)間： 2013-06-27
上傳用戶：songyuncen
一本很好的匯編語言教程，跟大家一起分享 課程介紹 第1章 預(yù)備知識 1.1 匯編語言的由來及其特點(diǎn) 1 機(jī)器語言 2 匯編語言 3 匯編程序 4 匯編語言的主要特點(diǎn) 5 匯編語言的使用領(lǐng)域 1.2 數(shù)據(jù)的表示和類型 1 數(shù)值數(shù)據(jù)的表示 2 非數(shù)值數(shù)據(jù)的表示 3 基本的數(shù)據(jù)類型 1.3 習(xí)題 第2章 CPU資源和存儲(chǔ)器 2.1 寄存器組 1 寄存器組 2 通用寄存器的作用 3 專用寄存器的作用 2.2 存儲(chǔ)器的管理模式 1 16位微機(jī)的內(nèi)存管理模式 2 32位微機(jī)的內(nèi)存管理模式 2.3 習(xí)題 第3章 操作數(shù)的尋址方式 3.1 立即尋址方式 3.2 寄存器尋址方式 3.3 直接尋址方式 3.4 寄存器間接尋址方式 3.5 寄存器相對尋址方式 3.6 基址加變址尋址方式 3.7 相對基址加變址尋址方式 3.8 32位地址的尋址方式 3.9 操作數(shù)尋址方式的小結(jié) 3.10 習(xí)題 第4章 標(biāo)識符和表達(dá)式 4.1 標(biāo)識符 4.2 簡單內(nèi)存變量的定義 1 內(nèi)存變量定義的一般形式 2 字節(jié)變量 3 字變量 4 雙字變量 5 六字節(jié)變量 6 八字節(jié)變量 7 十字節(jié)變量 4.3 調(diào)整偏移量偽指令 1 偶對齊偽指令 2 對齊偽指令 3 調(diào)整偏移量偽指令 4 偏移量計(jì)數(shù)器的值 4.4 復(fù)合內(nèi)存變量的定義 1 重復(fù)說明符 2 結(jié)構(gòu)類型的定義 3 聯(lián)合類型的定義 4 記錄類型的定義 5 數(shù)據(jù)類型的自定義 4.5 標(biāo)號 4.6 內(nèi)存變量和標(biāo)號的屬性 1 段屬性操作符 2 偏移量屬性操作符 3 類型屬性操作符 4 長度屬性操作符 5 容量屬性操作符 6 強(qiáng)制屬性操作符 7 存儲(chǔ)單元?jiǎng)e名操作符 4.7 表達(dá)式 1 進(jìn)制偽指令 2 數(shù)值表達(dá)式 3 地址表達(dá)式 4.8 符號定義語句 1 等價(jià)語句 2 等號語句 3 符號名定義語句 4.9 習(xí)題 第5章 微機(jī)CPU的指令系統(tǒng) 5.1 匯編語言指令格式 1 指令格式 2 了解指令的幾個(gè)方面 5.2 指令系統(tǒng) 1 數(shù)據(jù)傳送指令 2 標(biāo)志位操作指令 3 算術(shù)運(yùn)算指令 4 邏輯運(yùn)算指令 5 移位操作指令 6 位操作指令 7 比較運(yùn)算指令 8 循環(huán)指令 9 轉(zhuǎn)移指令 10 條件設(shè)置字節(jié)指令 11 字符串操作指令 12 ASCII-BCD碼調(diào)整指令 13 處理器指令 5.3 習(xí)題 第6章 程序的基本結(jié)構(gòu) 6.1 程序的基本組成 1 段的定義 2 段寄存器的說明語句 3 堆棧段的說明 4 源程序的結(jié)構(gòu) 6.2 程序的基本結(jié)構(gòu) 1 順序結(jié)構(gòu) 2 分支結(jié)構(gòu) 3 循環(huán)結(jié)構(gòu) 6.3 段的基本屬性 1 對齊類型 2 組合類型 3 類別 4 段組 6.4 簡化的段定義 1 存儲(chǔ)模型說明偽指令 2 簡化段定義偽指令 3 簡化段段名的引用 6.5 源程序的輔助說明偽指令 1 模塊名定義偽指令 2 頁面定義偽指令 3 標(biāo)題定義偽指令 4 子標(biāo)題定義偽指令 6.6 習(xí)題 第7章 子程序和庫 7.1 子程序的定義 7.2 子程序的調(diào)用和返回指令 1 調(diào)用指令 2 返回指令 7.3 子程序的參數(shù)傳遞 1 寄存器傳遞參數(shù) 2 存儲(chǔ)單元傳遞參數(shù) 3 堆棧傳遞參數(shù) 7.4 寄存器的保護(hù)與恢復(fù) 7.5 子程序的完全定義 1 子程序完全定義格式 2 子程序的位距 3 子程序的語言類型 4 子程序的可見性 5 子程序的起始和結(jié)束操作 6 寄存器的保護(hù)和恢復(fù) 7 子程序的參數(shù)傳遞 8 子程序的原型說明 9 子程序的調(diào)用偽指令 10 局部變量的定義 7.6 子程序庫 1 建立庫文件命令 2 建立庫文件舉例 3 庫文件的應(yīng)用 4 庫文件的好處 7.7 習(xí)題 第8章 輸入輸出和中斷 8.1 輸入輸出的基本概念 1 I/O端口地址 2 I/O指令 8.2 中斷 1 中斷的基本概念 2 中斷指令 3 中斷返回指令 4 中斷和子程序 8.3 中斷的分類 1 鍵盤輸入的中斷功能 2 屏幕顯示的中斷功能 3 打印輸出的中斷功能 4 串行通信口的中斷功能 5 鼠標(biāo)的中斷功能 6 目錄和文件的中斷功能 7 內(nèi)存管理的中斷功能 8 讀取和設(shè)置中斷向量 8.4 習(xí)題 第9章 宏 9.1 宏的定義和引用 1 宏的定義 2 宏的引用 3 宏的參數(shù)傳遞方式 4 宏的嵌套定義 5 宏與子程序的區(qū)別 9.2 宏參數(shù)的特殊運(yùn)算符 1 連接運(yùn)算符 2 字符串整體傳遞運(yùn)算符 3 字符轉(zhuǎn)義運(yùn)算符 4 計(jì)算表達(dá)式運(yùn)算符 9.3 與宏有關(guān)的偽指令 1 局部標(biāo)號偽指令 2 取消宏定義偽指令 3 中止宏擴(kuò)展偽指令 9.4 重復(fù)匯編偽指令 1 偽指令REPT 2 偽指令I(lǐng)RP 3 偽指令I(lǐng)RPC 9.5 條件匯編偽指令 1 條件匯編偽指令的功能 2 條件匯編偽指令的舉例 9.6 宏的擴(kuò)充 1 宏定義形式 2 重復(fù)偽指令REPEAT 3 循環(huán)偽指令WHILE 4 循環(huán)偽指令FOR 5 循環(huán)偽指令FORC 6 轉(zhuǎn)移偽指令GOTO 7 宏擴(kuò)充的舉例 8 系統(tǒng)定義的宏 9.7 習(xí)題 第10章 應(yīng)用程序的設(shè)計(jì) 10.1 字符串的處理程序 10.2 數(shù)據(jù)的分類統(tǒng)計(jì)程序 10.3 數(shù)據(jù)轉(zhuǎn)換程序 10.4 文件操作程序 10.5 動(dòng)態(tài)數(shù)據(jù)的編程 10.6 COM文件的編程 10.7 駐留程序 10.8 程序段前綴及其應(yīng)用 1 程序段前綴的字段含義 2 程序段前綴的應(yīng)用 10.9 習(xí)題 第11章 數(shù)值運(yùn)算協(xié)處理器 11.1 協(xié)處理器的數(shù)據(jù)格式 1 有符號整數(shù) 2 BCD碼數(shù)據(jù) 3 浮點(diǎn)數(shù) 11.2 協(xié)處理器的結(jié)構(gòu) 11.3 協(xié)處理器的指令系統(tǒng) 1 操作符的命名規(guī)則 2 數(shù)據(jù)傳送指令 3 數(shù)學(xué)運(yùn)算指令 4 比較運(yùn)算指令 5 超越函數(shù)運(yùn)算指令 6 常數(shù)操作指令 7 協(xié)處理器控制指令 11.4 協(xié)處理器的編程舉例 11.5 習(xí)題 第12章 匯編語言和C語言 12.1 匯編語言的嵌入 12.2 C語言程序的匯編輸出 12.3 一個(gè)具體的例子 12.4 習(xí)題 附錄
上傳時(shí)間： 2013-07-05
上傳用戶：hw1688888
激光打標(biāo)是指利用高能量密度的激光束在物件表面作永久性標(biāo)刻。激光打標(biāo)以其“打標(biāo)速度快、性能穩(wěn)定、打標(biāo)質(zhì)量好”等優(yōu)勢，獲得了日益廣泛的應(yīng)用。傳統(tǒng)的激光打標(biāo)系統(tǒng)一般是基于ISA總線或PCI總線的，運(yùn)動(dòng)控制卡必須插在計(jì)算機(jī)的PCI插槽內(nèi)，且不支持熱捅拔，影響了控制卡的穩(wěn)定性；以單片機(jī)為主控制器的激光打標(biāo)控制卡雖然成本低、運(yùn)行可靠，但由于其運(yùn)算速度慢、存儲(chǔ)容量有限，限制了它的應(yīng)用范圍。 運(yùn)動(dòng)控制卡是激光打標(biāo)系統(tǒng)的核心組成部分。本文設(shè)計(jì)了一種新型的基于USB總線，以FPGA為主控單元的振鏡掃描式激光打標(biāo)控制卡，它利用了USB總線高速、穩(wěn)定、易用和FPGA資源豐富、處理能力強(qiáng)、易擴(kuò)展等優(yōu)點(diǎn)，將PC機(jī)強(qiáng)大的信息處理能力與運(yùn)動(dòng)控制卡的運(yùn)動(dòng)控制能力相結(jié)合，具有信息處理能力強(qiáng)、開放程度高、使用方便的特點(diǎn)。 本文首先介紹了激光打標(biāo)的原理，激光打標(biāo)技術(shù)的發(fā)展現(xiàn)狀以及激光打標(biāo)系統(tǒng)的組成結(jié)構(gòu)。在對USB總線技術(shù)作了簡要介紹后，詳細(xì)討論了激光打標(biāo)控制卡的硬件電路設(shè)計(jì)，包括USB接口電路，F(xiàn)PGA主控單元電路，D/A單元電路，存儲(chǔ)器電路，I/O接口電路等。接著對USB接口單元的固件程序和FPGA中USB接口功能模塊、D/A寫控制功能模塊和SRAM讀寫控制功能模塊的程序做了詳細(xì)設(shè)計(jì)，通過軟硬件調(diào)試，控制卡實(shí)現(xiàn)了USB通信，輸出兩路模擬信號，SRAM數(shù)據(jù)讀寫，數(shù)字量輸入輸出等功能。
標(biāo)簽： FPGA USB 激光打標(biāo)
上傳時(shí)間： 2013-04-24
上傳用戶：prczsf
在現(xiàn)代電子系統(tǒng)中，數(shù)字化已經(jīng)成為發(fā)展的必然趨勢，接收機(jī)數(shù)字化是電子系統(tǒng)數(shù)字化中的一項(xiàng)重要內(nèi)容，對數(shù)字化接收機(jī)的研究具有重要的意義。隨著數(shù)字化理論和微電子技術(shù)的迅速發(fā)展，高速的中頻數(shù)字化接收機(jī)的實(shí)現(xiàn)已經(jīng)成為可能。本文研究了一種基于FPGA的軟件無線電數(shù)字接收平臺(tái)的設(shè)計(jì)，并著重研究了其中數(shù)字中頻處理單元的設(shè)計(jì)和實(shí)現(xiàn)。FPGA器件具有設(shè)計(jì)靈活、開發(fā)周期短和開發(fā)成本低等優(yōu)點(diǎn)，所以廣泛應(yīng)用于各種通信系統(tǒng)中。相比于傳統(tǒng)的DSP串行結(jié)構(gòu)，F(xiàn)PGA能夠進(jìn)行流水線性設(shè)計(jì)，對數(shù)據(jù)進(jìn)行并行處理，所以FPGA在進(jìn)行數(shù)據(jù)量大，要求實(shí)時(shí)處理的系統(tǒng)設(shè)計(jì)時(shí)有很大的優(yōu)勢。 本文首先首先分析了軟件無線電當(dāng)前的發(fā)展趨勢及技術(shù)現(xiàn)狀，針對存在的處理速度跟不上的DSP瓶頸問題，提出了中頻軟件無線電的FPGA實(shí)現(xiàn)方案。本文以FPGA實(shí)現(xiàn)為重點(diǎn)，在深入分析軟件無線電相關(guān)理論的基礎(chǔ)上，著重研究和完成了中頻軟件無線電數(shù)字接收平臺(tái)兩大模塊的FPGA實(shí)現(xiàn)：數(shù)字下變頻相關(guān)模塊和數(shù)字調(diào)制解調(diào)模塊。其中，在深入研究數(shù)字下變頻實(shí)現(xiàn)結(jié)構(gòu)的基礎(chǔ)上，首先對數(shù)字下變頻模塊的數(shù)控振蕩器(NCO)采用了直接頻率合成技術(shù)(DDS)實(shí)現(xiàn)，其頻率分辨率高，靈活，易于實(shí)現(xiàn)；高效抽取濾波器組由積分梳狀濾波器(CIC)，半帶濾波器(HB)，F(xiàn)IR濾波器組成。對積分梳狀濾波器(CIC)本文采用了Hogenaur“剪除”理論對內(nèi)部寄存器的位寬進(jìn)行改進(jìn)，極大地節(jié)約了資源，提高了運(yùn)行速率。對FIR濾波器和半帶濾波器采用了(DA)分布式算法，它的運(yùn)行速度只與數(shù)據(jù)的寬度有關(guān)，只有加減法運(yùn)算和二進(jìn)制除法，既縮減了系統(tǒng)資源又大大節(jié)省了運(yùn)算時(shí)間，實(shí)現(xiàn)了高效的實(shí)時(shí)處理。對數(shù)字調(diào)制解調(diào)模塊，重點(diǎn)研究和完成了2ASK和2FSK的調(diào)制解調(diào)的FPGA實(shí)現(xiàn)，模塊有很好的通用性，能方便地移植到其它的系統(tǒng)中。在文章的最后還對整個(gè)系統(tǒng)進(jìn)行了Matlab仿真，驗(yàn)證了系統(tǒng)設(shè)計(jì)思想的正確性。在系統(tǒng)各個(gè)關(guān)鍵模塊的設(shè)計(jì)過程中，都是先依據(jù)一定的設(shè)計(jì)指標(biāo)進(jìn)行verilog編程，然后再在Quartus軟件中編譯，時(shí)序仿真測試，并與Matlab仿真結(jié)果進(jìn)行對比，驗(yàn)證設(shè)計(jì)的正確性。
標(biāo)簽： FPGA 軟件無線電 數(shù)字接收機(jī)
上傳時(shí)間： 2013-05-18
上傳用戶：450976175
隨著社會(huì)的發(fā)展，人們對電力需求特別是電能質(zhì)量的要求越來越高。但由于非線性負(fù)荷大量使用，卻帶來了嚴(yán)重的電力諧波污染，給電力系統(tǒng)安全、穩(wěn)定、高效運(yùn)行帶來嚴(yán)重影響，給供用電設(shè)備造成危害。如何最大限度的減少諧波造成的危害，是目前電力系統(tǒng)領(lǐng)域極為關(guān)注的問題。諧波檢測是諧波研究中重要分支，是解決其它相關(guān)諧波問題的基礎(chǔ)。因此，對諧波的檢測和研究，具有重要的理論意義和實(shí)用價(jià)值。 目前使用的電力系統(tǒng)諧波檢測裝置，大多基于微處理器設(shè)計(jì)。微處理器是作為整個(gè)系統(tǒng)的核心，它的性能高低直接決定了產(chǎn)品性能的好壞。而這種微處理器為主體構(gòu)成的應(yīng)用系統(tǒng)，存在效率低、資源利用率低、程序指針易受干擾等缺點(diǎn)。由于微電子技術(shù)的發(fā)展，特別是專用集成電路ASIC(ApplicationSpecificIntegratedCircuit)設(shè)計(jì)技術(shù)的發(fā)展，使得設(shè)計(jì)電力系統(tǒng)諧波檢測專用的集成電路成為可能，同時(shí)為諧波檢測裝置的硬件設(shè)計(jì)提供了一個(gè)新的發(fā)展途徑。本文目標(biāo)就是設(shè)計(jì)電力系統(tǒng)諧波檢測專用集成電路，從而可以實(shí)現(xiàn)對電力系統(tǒng)諧波的高精度檢測。采用專用集成電路進(jìn)行諧波檢測裝置的硬件設(shè)計(jì)，具有體積小，速度快，可靠性高等優(yōu)點(diǎn)，由于應(yīng)用范圍廣，需求量大，電力系統(tǒng)諧波檢測專用集成電路具有很好的應(yīng)用前景。 本文首先介紹了國內(nèi)外現(xiàn)行諧波檢測標(biāo)準(zhǔn)，調(diào)研了電力系統(tǒng)諧波檢測的發(fā)展趨勢；隨后根據(jù)裝置的功能需求，特別是依據(jù)其中諧波檢測國標(biāo)參數(shù)的測量算法，為系統(tǒng)選定了基于FPGA的SOPC設(shè)計(jì)方案。 本文分析了電力系統(tǒng)諧波檢測專用集成電路的功能模型，對專用集成電路進(jìn)行了模塊劃分。定義了各模塊的功能，并研究了模塊間的連接方式，給出了諧波檢測專用集成電路的并行結(jié)構(gòu)。設(shè)計(jì)了基于FPGA的諧波檢測專用集成電路設(shè)計(jì)和驗(yàn)證的硬件平臺(tái)。配合專用集成電路的電子設(shè)計(jì)自動(dòng)化(EDA)工具構(gòu)建了智能監(jiān)控單元專用集成電路的開發(fā)環(huán)境。 在進(jìn)行FPGA具體設(shè)計(jì)時(shí)，根據(jù)待實(shí)現(xiàn)功能的不同特點(diǎn)，分為用戶邏輯區(qū)域和Nios處理器模塊兩個(gè)部分。用戶邏輯區(qū)域控制A/D轉(zhuǎn)換器進(jìn)行模擬信號的采樣，并對采樣得到的數(shù)字量進(jìn)行諧波分析等運(yùn)算。然后將結(jié)果存入片內(nèi)的雙口RAM中，等待Nios處理器的訪問。Nios處理器對數(shù)據(jù)處理模塊的結(jié)果進(jìn)一步處理，得到其各自對應(yīng)的最終值，并將結(jié)果通過串行通信接口發(fā)送給上位機(jī)。 最后，對設(shè)計(jì)實(shí)體進(jìn)行了整體的編譯、綜合與優(yōu)化工作，并通過邏輯分析儀對設(shè)計(jì)進(jìn)行了驗(yàn)證。在實(shí)驗(yàn)室條件下，對監(jiān)測指標(biāo)的運(yùn)算結(jié)果進(jìn)行了實(shí)驗(yàn)測量，實(shí)驗(yàn)結(jié)果表明該監(jiān)測裝置滿足了電力系統(tǒng)諧波檢測的總體要求。
標(biāo)簽： FPGA 電力系統(tǒng) 諧波檢測
上傳時(shí)間： 2013-04-24
上傳用戶：yw14205
國家863項(xiàng)目“飛行控制計(jì)算機(jī)系統(tǒng)FC通信卡研制”的任務(wù)是研究設(shè)計(jì)符合CPCI總線標(biāo)準(zhǔn)的FC通信卡。本課題是這個(gè)項(xiàng)目的進(jìn)一步引伸，用于設(shè)計(jì)SCI串行通信接口，以實(shí)現(xiàn)環(huán)上多計(jì)算機(jī)系統(tǒng)間的高速串行通信。 本文以此項(xiàng)目為背景，對基于FPGA的SCI串行通信接口進(jìn)行研究與實(shí)現(xiàn)。論文先概述SCI協(xié)議，接著對SCI串行通信接口的兩個(gè)模塊：SCI節(jié)點(diǎn)模型模塊和CPCI總線接口模塊的功能和實(shí)現(xiàn)進(jìn)行了詳細(xì)的論述。 SCI節(jié)模型包含Aurora收發(fā)模塊、中斷進(jìn)程、旁路FIFO、接受和發(fā)送存儲(chǔ)器、地址解碼、MUX。在SCI節(jié)點(diǎn)模型的實(shí)現(xiàn)上，利用FPGA內(nèi)嵌的RocketIO高速串行收發(fā)器實(shí)現(xiàn)主機(jī)之間的高速串行通信，并利用Aurora IP核實(shí)現(xiàn)了Aurora鏈路層協(xié)議；設(shè)計(jì)一個(gè)同步FIFO實(shí)現(xiàn)旁路FIFO；利用FPGA上的塊RAM實(shí)現(xiàn)發(fā)送和接收存儲(chǔ)器；中斷進(jìn)程、地址解碼和多路復(fù)合分別在控制邏輯中實(shí)現(xiàn)。 CPCI總線接口包括PCI核、PCI核的配置模塊以及用戶邏輯三個(gè)部分。本課題中，采用FPGA+PCI軟核的方法來實(shí)現(xiàn)CPCI總線接口。PCI核作為PCI總線與用戶邏輯之間的橋梁：PCI核的配置模塊負(fù)責(zé)對PCI核進(jìn)行配置，得到用戶需要的PCI核；用戶邏輯模塊負(fù)責(zé)實(shí)現(xiàn)整個(gè)通信接口具體的內(nèi)部邏輯功能；并引入中斷機(jī)制來提高SCI通信接口與主機(jī)之間數(shù)據(jù)交換的速率。 設(shè)計(jì)選用硬件描述語言VerilogHDL和VHDL，在開發(fā)工具Xilinx ISE7.1中完成整個(gè)系統(tǒng)的設(shè)計(jì)、綜合、布局布線，利用Modelsim進(jìn)行功能及時(shí)序仿真，使用DriverWorks為SCI串行通信接口編寫WinXP下的驅(qū)動(dòng)程序，用VC++6.0編寫相應(yīng)的測試應(yīng)用程序。最后，將FPGA設(shè)計(jì)下載到FC通信卡中運(yùn)行，并利用ISE內(nèi)嵌的ChipScope Pro虛擬邏輯分析儀對設(shè)計(jì)進(jìn)行驗(yàn)證，運(yùn)行結(jié)果正常。 文章最后分析傳輸性能上的原因，指出工作中的不足之處和需要進(jìn)一步完善的地方。
上傳時(shí)間： 2013-04-24
上傳用戶：竺羽翎2222
I2C(Inter Integrated Circuits)是Philips公司開發(fā)的用于芯片之間連接的串行總線，以其嚴(yán)格的規(guī)范、卓越的性能、簡便的操作和眾多帶I2C接口的外圍器件而得到廣泛的應(yīng)用并受到普遍的歡迎。 現(xiàn)場可編程門陣列(FPGA)設(shè)計(jì)靈活、速度快，在數(shù)字專用集成電路的設(shè)計(jì)中得到了廣泛的應(yīng)用。本論文主要討論了如何利用Verilog/FPGA來實(shí)現(xiàn)一個(gè)隨機(jī)讀/寫的I2C接口電路，實(shí)現(xiàn)與外圍I2C接口器件E2PROM進(jìn)行數(shù)據(jù)通信，實(shí)現(xiàn)讀、寫等功能，傳輸速率實(shí)現(xiàn)為100KBps。在Modelsim6.0仿真軟件環(huán)境中進(jìn)行仿真，在Xilinx公司的ISE9.li開發(fā)平臺(tái)上進(jìn)行了下載，搭建外圍電路，用Agilem邏輯分析儀進(jìn)行數(shù)據(jù)采集，分析測試結(jié)果。 首先，介紹了微電子設(shè)計(jì)的發(fā)展概況以及設(shè)計(jì)流程，重點(diǎn)介紹了HDL/FPGA的設(shè)計(jì)流程。其次，對I2C串行總線進(jìn)行了介紹，重點(diǎn)說明了總線上的數(shù)據(jù)傳輸格式并對所使用的AT24C02 E2PROM存儲(chǔ)器的讀／寫時(shí)序作了介紹。第三，基于Verilog _HDL設(shè)計(jì)了隨機(jī)讀/寫的I2C接口電路、測試模塊和顯示電路；接口電路由同步有限狀態(tài)機(jī)(FSM)來實(shí)現(xiàn)；測試模塊首先將數(shù)據(jù)寫入到AT24C02的指定地址，接著將寫入的數(shù)據(jù)讀出，并將兩個(gè)數(shù)據(jù)顯示在外圍LED數(shù)碼管和發(fā)光二極管上，從而直觀地比較寫入和輸出的數(shù)據(jù)的正確性。FPGA下載芯片為Xilinx SPARTAN Ⅲ XC3S200。第四，用Agilent邏輯分析儀進(jìn)行傳輸數(shù)據(jù)的采集，分析數(shù)據(jù)傳輸?shù)臅r(shí)序，從而驗(yàn)證電路設(shè)計(jì)的正確性。最后，論文對所取得的研究成果進(jìn)行了總結(jié)，并展望了下一步的工作。
上傳時(shí)間： 2013-06-27
上傳用戶：liuchee
LED顯示屏作為一項(xiàng)高新科技產(chǎn)品正引起人們的高度重視，它以其動(dòng)態(tài)范圍廣，亮度高，壽命長，工作性能穩(wěn)定而日漸成為顯示媒體中的佼佼者，現(xiàn)已廣泛應(yīng)用于廣告、證券、交通、信息發(fā)布等各方面，且隨著全彩屏顯示技術(shù)的日益完善，LED顯示屏有著廣闊的市場前景。 本文主要研究的對象為全彩色LED同步顯示屏控制系統(tǒng)，提出了一個(gè)系統(tǒng)實(shí)現(xiàn)方案，整個(gè)系統(tǒng)分三部分組成：DVI解碼電路、發(fā)送系統(tǒng)以及接收系統(tǒng)。DVI解碼模塊用于從顯卡的DVI口獲取視頻源數(shù)據(jù)，經(jīng)過T.D.M.S.解碼恢復(fù)出可供LED屏顯示的紅、綠、藍(lán)共24位像素?cái)?shù)據(jù)和一些控制信號。發(fā)送系統(tǒng)用于將收到的數(shù)據(jù)流進(jìn)行緩存，經(jīng)處理后發(fā)送至以太網(wǎng)芯片進(jìn)行以太網(wǎng)傳輸。接收系統(tǒng)接收以太網(wǎng)上傳來的視頻數(shù)據(jù)流，經(jīng)過位分離操作后存入SRAM進(jìn)行緩存，再串行輸入至LED顯示屏進(jìn)行掃描顯示。然后，從多方面論述了該方案的可行性，仔細(xì)推導(dǎo)了LED顯示屏各技術(shù)參數(shù)之間的聯(lián)系及約束關(guān)系。 本課題采用可編程邏輯器件來完成系統(tǒng)功能，可編程邏輯器件具有高集成度、高速度、在線可編程等特點(diǎn)，不僅可以滿足高速圖像數(shù)據(jù)處理對速度的要求，而且增加了設(shè)計(jì)的靈活性，不需修改電路硬件設(shè)計(jì)，縮短了設(shè)計(jì)周期，還可以進(jìn)行在線升級。
上傳時(shí)間： 2013-04-24
上傳用戶：西伯利亞
隨著計(jì)算機(jī)技術(shù)和通信技術(shù)的迅速發(fā)展，數(shù)字視頻在信息社會(huì)中發(fā)揮著越來越重要的作用，視頻傳輸系統(tǒng)已經(jīng)被廣泛應(yīng)用于交通管理、工業(yè)監(jiān)控、廣播電視、銀行、商場等多個(gè)領(lǐng)域。同時(shí)，F(xiàn)PGA單片規(guī)模的不斷擴(kuò)大，在FPGA芯片內(nèi)部實(shí)現(xiàn)復(fù)雜的數(shù)字信號處理系統(tǒng)也成為現(xiàn)實(shí)，因此采用FPGA實(shí)現(xiàn)視頻壓縮和傳輸已成為一種最佳選擇。 本文將視頻壓縮技術(shù)和光纖傳輸技術(shù)相結(jié)合，設(shè)計(jì)了一種基于無損壓縮算法的多路數(shù)字視頻光纖傳輸系統(tǒng)，系統(tǒng)利用時(shí)分復(fù)用和無損壓縮技術(shù)，采用串行數(shù)字視頻傳輸?shù)姆绞剑稍谝桓饫w中同時(shí)傳輸8路以上視頻信號。系統(tǒng)在總體設(shè)計(jì)時(shí)，確定了基于FPGA的設(shè)計(jì)方案，采用ADI公司的AD9280和AD9708芯片實(shí)現(xiàn)A/D轉(zhuǎn)換和D/A轉(zhuǎn)換，在FPGA里實(shí)現(xiàn)系統(tǒng)的時(shí)分復(fù)用/解復(fù)用、視頻數(shù)據(jù)壓縮/解壓縮和線路碼編解碼，利用光收發(fā)一體模塊實(shí)現(xiàn)電光轉(zhuǎn)換和光電轉(zhuǎn)換。視頻壓縮采用LZW無損壓縮算法，用Verilog語言設(shè)計(jì)了壓縮模塊和解壓縮模塊，利用Xilinx公司的IP核生成工具Core Generator生成FIFO來緩存壓縮/解壓縮單元的輸入輸出數(shù)據(jù)，光纖線路碼采用CIMT碼，設(shè)計(jì)了編解碼模塊，解碼過程中，利用數(shù)字鎖相環(huán)來實(shí)現(xiàn)發(fā)射與接收的幀同步，在ISE8.2和Modelsim仿真環(huán)境下對FPGA模塊進(jìn)行了功能仿真和時(shí)序仿真，并在Spartan-3E開發(fā)板和視頻擴(kuò)展板上完成了系統(tǒng)的硬件調(diào)試與驗(yàn)證工作，實(shí)驗(yàn)證明，系統(tǒng)工作穩(wěn)定，圖像清晰，實(shí)時(shí)傳輸效果好，可用于交通、安防、工業(yè)監(jiān)控等多個(gè)領(lǐng)域。 本文將視頻壓縮和線路碼編解碼在FPGA里實(shí)現(xiàn)，利用FPGA的并行處理優(yōu)勢，大大提高了系統(tǒng)的處理速度，使系統(tǒng)具有集成度高、靈活性強(qiáng)、調(diào)試方便、抗干擾能力強(qiáng)、易于升級等特點(diǎn)。
標(biāo)簽： FPGA 數(shù)字視頻 光纖傳輸系統(tǒng)
上傳時(shí)間： 2013-06-27
上傳用戶：幾何公差
在當(dāng)今的廣播系統(tǒng)中，絕大部分的視頻信號是隔行采樣的。采用這種掃描格式，能夠大幅度地減少視頻的帶寬，但也會(huì)引起彩色爬行、畫面閃爍、邊緣模糊及鋸齒等現(xiàn)象。這種缺陷經(jīng)人尺寸屏幕放大后就更加明顯。為改善畫面的視覺效果，去隔行技術(shù)應(yīng)運(yùn)而生。同時(shí)，視頻信號本身的低幀頻也會(huì)導(dǎo)致行抖動(dòng)、線爬行以及大面積閃爍等視覺效果上的缺陷。增加掃描頻率會(huì)把這些視覺缺陷搬移到人眼不敏感的高頻區(qū)域上去從而產(chǎn)生較好的主觀圖象質(zhì)量。而為了適應(yīng)不同顯示終端以及對圖像大小變化的要求就必須對原始信號分辨率即每幀行數(shù)和每行像素?cái)?shù)進(jìn)行變換。因此去隔行、幀頻轉(zhuǎn)換、分辨率變換成為視頻格式轉(zhuǎn)換的基本內(nèi)容。 FPGA 的出現(xiàn)是VLSI技術(shù)和EDA技術(shù)發(fā)展的結(jié)果。FPGA器件集成度高、體積小，具有通過用戶編程實(shí)現(xiàn)專門應(yīng)用的功能。它允許電路設(shè)計(jì)者利用基于計(jì)算機(jī)的開發(fā)平臺(tái)，經(jīng)過設(shè)計(jì)輸入、仿真、測試和校驗(yàn)，直到達(dá)到預(yù)期的結(jié)果。使用FPGA器件可以大大縮短系統(tǒng)的研制周期，減少資金投入。另外采用FPGA器件可以將原來的電路板級產(chǎn)品集成芯片級產(chǎn)品，從而降低了功耗，提高了可靠性，同時(shí)還可以很方便的對設(shè)計(jì)進(jìn)行在線修改。 該文在介紹了視頻格式轉(zhuǎn)換中的主要算法后，重點(diǎn)對去隔行、幀頻轉(zhuǎn)換、分辨率變換的FPGA綜合實(shí)現(xiàn)方案進(jìn)行了由簡單到復(fù)雜的深入研究，分別給出了最簡解決方案、基于非線性算法的解決方案和基于運(yùn)動(dòng)補(bǔ)償?shù)慕鉀Q方案。最簡解決方案利用線性算法將去隔行，幀頻轉(zhuǎn)換，分辨率變換三項(xiàng)處理同時(shí)實(shí)現(xiàn)，達(dá)到FPGA內(nèi)部資源和外部RAM耗用量都為最小的要求，是后續(xù)復(fù)雜方案的基礎(chǔ)。其中去隔行采用場合并方式，幀頻轉(zhuǎn)換采用幀重復(fù)方式，分辨率變換采用均勻插值方式。基于非線性算法的解決方案中加入了對靜止區(qū)域的判斷，靜止區(qū)域的輸出像素值直接選用相應(yīng)位置的已存輸入數(shù)據(jù)，非靜止區(qū)域的輸出像素值通過對已存輸入數(shù)據(jù)進(jìn)行非線性運(yùn)算得出。基于運(yùn)動(dòng)補(bǔ)償?shù)慕鉀Q方案在對靜止區(qū)域進(jìn)行判斷和處理的基礎(chǔ)上，對欲生成的變頻后的場間插值幀進(jìn)行運(yùn)動(dòng)估計(jì)，根據(jù)運(yùn)動(dòng)矢量得出非靜止區(qū)域的輸出像素值。其中為求得輸入場間相應(yīng)時(shí)間位置上的插值幀輸出數(shù)據(jù)，該方案采用了自定義的前后向塊匹配運(yùn)動(dòng)估計(jì)方式，通過對三步搜索算法的高效實(shí)現(xiàn)，將SAD 值進(jìn)行比較得出運(yùn)動(dòng)矢量。
標(biāo)簽： FPGA 視頻格式轉(zhuǎn)換 算法研究
上傳時(shí)間： 2013-07-19
上傳用戶：米卡
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
