亚洲欧美中文另类,久久午夜激情,日韩三级精品

半導體工藝<b>制程</b>

Protel99畫的一款四層工控板內容詳細

Protel99畫的一款四層工控板內容詳細，使用方便

標簽： Protel 99 工控板

上傳時間： 2013-09-13

上傳用戶：1397412112
電路設計與制板：Protel DXP入門與提高

電路設計與制板：Protel DXP入門與提高

標簽： Protel DXP 電路設計

上傳時間： 2013-11-04

上傳用戶：waitingfy
自動跟蹤工頻陷波器的研究與設計

介紹了一種新型線性自動跟蹤工頻陷波器的電路結構。該陷波器應用于電子束曝光機束流測量電路中，用來抑制工頻干擾對測量精度的影響。基于對自動跟蹤陷波器的基本工作原理分析，陷波器采用了頻率/電壓轉換器與壓控帶阻濾波器相結合的設計方案，成功地解決了工頻頻偏對常規工頻陷波器濾波性能的嚴重影響問題。提出了提高抑制工頻干擾能力的設計要點和電路調試方法。通過性能指標的測試和長期實際運行應用，證明陷波器滿足了電子束測量中對工頻干擾進行強抑制的要求，提高了電子束曝光機的制版質量。

標簽： 自動跟蹤工頻陷波器

上傳時間： 2013-11-13

上傳用戶：天涯
2012TI杯陜西賽題B題--頻率補償電路

2012TI杯陜西賽題H題,2012TI杯陜西賽題B題--頻率補償電路.

標簽： 2012 TI 頻率補償電路

上傳時間： 2013-10-07

上傳用戶：ysystc670
M進制可逆計數器的設計、仿真及實驗

M進制可逆計數器的設計、仿真及實驗

標簽： 進制計數器仿真實驗

上傳時間： 2013-10-17

上傳用戶：oojj
采用歸零法的N進制計數器原理

計數器是一種重要的時序邏輯電路，廣泛應用于各類數字系統中。介紹以集成計數器74LS161和74LS160為基礎，用歸零法設計N進制計數器的原理與步驟。用此方法設計了3種36進制計數器，并用Multisim10軟件進行仿真。計算機仿真結果表明設計的計數器實現了36進制計數的功能。基于集成計數器的N進制計數器設計方法簡單、可行，運用Multisim 10進行電子電路設計和仿真具有省時、低成本、高效率的優越性。

標簽： 歸零法 N進制計數器原

上傳時間： 2013-10-11

上傳用戶：gtzj
熱轉印PCB制板過程實錄熱轉印做PCB板的

知識_熱轉印PCB制板過程實錄熱轉印做PCB板的

標簽： PCB 熱轉印過程

上傳時間： 2013-10-14

上傳用戶：zhangjinzj
可編輯程邏輯及IC開發領域的EDA工具介紹

EDA （Electronic Design Automation）即“電子設計自動化”，是指以計算機為工作平臺，以EDA軟件為開發環境，以硬件描述語言為設計語言，以可編程器件PLD為實驗載體(包括CPLD、FPGA、EPLD等)，以集成電路芯片為目標器件的電子產品自動化設計過程。“工欲善其事，必先利其器”，因此，EDA工具在電子系統設計中所占的份量越來越高。下面就介紹一些目前較為流行的EDA工具軟件。 PLD 及IC設計開發領域的EDA工具，一般至少要包含仿真器（Simulator）、綜合器（Synthesizer）和配置器（Place and Routing, P&R）等幾個特殊的軟件包中的一個或多個，因此這一領域的EDA工具就不包括Protel、PSpice、Ewb等原理圖和PCB板設計及電路仿真軟件。目前流行的EDA工具軟件有兩種分類方法：一種是按公司類別進行分類，另一種是按功能進行劃分。若按公司類別分，大體可分兩類：一類是EDA 專業軟件公司，業內最著名的三家公司是Cadence、Synopsys和Mentor Graphics；另一類是PLD器件廠商為了銷售其產品而開發的EDA工具，較著名的公司有Altera、Xilinx、lattice等。前者獨立于半導體器件廠商，具有良好的標準化和兼容性，適合于學術研究單位使用，但系統復雜、難于掌握且價格昂貴；后者能針對自己器件的工藝特點作出優化設計，提高資源利用率，降低功耗，改善性能，比較適合產品開發單位使用。若按功能分，大體可以分為以下三類。 (1) 集成的PLD/FPGA開發環境由半導體公司提供，基本上可以完成從設計輸入（原理圖或HDL）→仿真→綜合→布線→下載到器件等囊括所有PLD開發流程的所有工作。如Altera公司的MaxplusⅡ、QuartusⅡ，Xilinx公司的ISE，Lattice公司的 ispDesignExpert等。其優勢是功能全集成化，可以加快動態調試，縮短開發周期；缺點是在綜合和仿真環節與專業的軟件相比，都不是非常優秀的。 (2) 綜合類這類軟件的功能是對設計輸入進行邏輯分析、綜合和優化，將硬件描述語句（通常是系統級的行為描述語句）翻譯成最基本的與或非門的連接關系（網表），導出給PLD/FPGA廠家的軟件進行布局和布線。為了優化結果，在進行較復雜的設計時，基本上都使用這些專業的邏輯綜合軟件，而不采用廠家提供的集成PLD/FPGA開發工具。如Synplicity公司的Synplify、Synopsys公司的FPGAexpress、FPGA Compiler Ⅱ等。 (3) 仿真類這類軟件的功能是對設計進行模擬仿真，包括布局布線（P&R）前的“功能仿真”（也叫“前仿真”）和P&R后的包含了門延時、線延時等的“時序仿真”（也叫“后仿真”）。復雜一些的設計，一般需要使用這些專業的仿真軟件。因為同樣的設計輸入，專業軟件的仿真速度比集成環境的速度快得多。此類軟件最著名的要算Model Technology公司的Modelsim，Cadence公司的NC-Verilog/NC-VHDL/NC-SIM等。以上介紹了一些具代表性的EDA 工具軟件。它們在性能上各有所長，有的綜合優化能力突出，有的仿真模擬功能強，好在多數工具能相互兼容，具有互操作性。比如Altera公司的 QuartusII集成開發工具，就支持多種第三方的EDA軟件，用戶可以在QuartusII軟件中通過設置直接調用Modelsim和 Synplify進行仿真和綜合。如果設計的硬件系統不是很大，對綜合和仿真的要求不是很高，那么可以在一個集成的開發環境中完成整個設計流程。如果要進行復雜系統的設計，則常規的方法是多種EDA工具協調工作，集各家之所長來完成設計流程。

標簽： EDA 編輯邏輯

上傳時間： 2013-11-19

上傳用戶：wxqman
用單層PCB設計超低成本混合調諧器

今天，電視機與視訊轉換盒應用中的大多數調諧器采用的都是傳統單變換MOPLL概念。這種調諧器既能處理模擬電視訊號也能處理數字電視訊號，或是同時處理這兩種電視訊號(即所謂的混合調諧器)。在設計這種調諧器時需考慮的關鍵因素包括低成本、低功耗、小尺寸以及對外部組件的選擇。本文將介紹如何用英飛凌的MOPLL調諧芯片TUA6039-2或其影像版TUA6037實現超低成本調諧器參考設計。這種單芯片ULC調諧器整合了射頻和中頻電路，可工作在5V或3.3V，功耗可降低34%。設計采用一塊單層PCB，進一步降低了系統成本，同時能處理DVB-T/PAL/SECAM、ISDB-T/NTSC和ATSC/NTSC等混合訊號，可支持幾乎全球所有地區標準。圖1為采用TUA6039-2/TUA6037設計單變換調諧器架構圖。該調諧器實際上不僅是一個射頻調諧器，也是一個half NIM，因為它包括了中頻模塊。射頻輸入訊號透過一個簡單的高通濾波器加上中頻與民間頻段(CB)陷波器的組合電路進行分離。該設計沒有采用PIN二極管進行頻段切換，而是采用一個非常簡單的三工電路進行頻段切換。天線阻抗透過高感抗耦合電路變換至已調諧的輸入電路。然后透過英飛凌的高增益半偏置MOSFET BF5030W對預選訊號進行放大。BG5120K雙MOSFET可以用于兩個VHF頻段。在接下來的調諧后帶通濾波器電路中，則進行信道選擇和鄰道與影像頻率等多余訊號的抑制。前級追蹤陷波器和帶通濾波器的容性影像頻率補償電路就是專門用來抑制影像頻率。

標簽： PCB 調諧器

上傳時間： 2013-11-19

上傳用戶：ryb
pcb layout design(臺灣硬件工程師15年經驗

PCB LAYOUT 術語解釋(TERMS)1. COMPONENT SIDE(零件面、正面)︰大多數零件放置之面。2. SOLDER SIDE(焊錫面、反面)。3. SOLDER MASK(止焊膜面)︰通常指Solder Mask Open 之意。4. TOP PAD︰在零件面上所設計之零件腳PAD，不管是否鑽孔、電鍍。5. BOTTOM PAD：在銲錫面上所設計之零件腳PAD，不管是否鑽孔、電鍍。6. POSITIVE LAYER：單、雙層板之各層線路；多層板之上、下兩層線路及內層走線皆屬之。7. NEGATIVE LAYER：通常指多層板之電源層。8. INNER PAD：多層板之POSITIVE LAYER 內層PAD。9. ANTI-PAD：多層板之NEGATIVE LAYER 上所使用之絕緣範圍，不與零件腳相接。10. THERMAL PAD：多層板內NEGATIVE LAYER 上必須零件腳時所使用之PAD，一般稱為散熱孔或導通孔。11. PAD (銲墊)：除了SMD PAD 外，其他PAD 之TOP PAD、BOTTOM PAD 及INNER PAD 之形狀大小皆應相同。12. Moat : 不同信號的 Power& GND plane 之間的分隔線13. Grid : 佈線時的走線格點2. Test Point : ATE 測試點供工廠ICT 測試治具使用ICT 測試點 LAYOUT 注意事項:PCB 的每條TRACE 都要有一個作為測試用之TEST PAD(測試點)，其原則如下：1. 一般測試點大小均為30-35mil，元件分布較密時，測試點最小可至30mil.測試點與元件PAD 的距離最小為40mil。2. 測試點與測試點間的間距最小為50-75mil，一般使用75mil。密度高時可使用50mil,3. 測試點必須均勻分佈於PCB 上，避免測試時造成板面受力不均。4. 多層板必須透過貫穿孔(VIA)將測試點留於錫爐著錫面上(Solder Side)。5. 測試點必需放至於Bottom Layer6. 輸出test point report(.asc 檔案powerpcb v3.5)供廠商分析可測率7. 測試點設置處:Setup􀃆pads􀃆stacks

標簽： layout design pcb 硬件工程師

上傳時間： 2013-10-22

上傳用戶：pei5