嵌入式系統是一種將底層硬件、實時操作系統和應用軟件相結合的專用計算機系統，在經濟社會和人們的日常生活中得到了越來越廣泛的應用。嵌入式系統的研究與開發已成為現代電子領域的重要研究方向之一。嵌入式實時操作系統是嵌入式系統應用軟件開發的支撐平臺，網絡化是主要趨勢之一。 μC/OS-Ⅱ作為一種新興的嵌入式實時操作系統，以其免費公開源碼、面向中小型應用、可搶占、多任務以及較好的移植性等突出特點，在各類嵌入式設備中得到廣泛應用。然而，μC/OS-Ⅱ內核中不支持TCP/IP協議棧，因而無法適應嵌入式設備網絡化的需要。本文的主要目標是：在計算資源嚴重受限的條件下，研究使嵌入式系統支持TCP/IP協議的策略及其實現方法。 本課題以實驗室現有的Samsung S3C44BOX芯片為核心的ARM開發板作為硬件平臺，分析了ARM7TDM[內核的特點及S3C44BOX的結構。在詳細分析實時操作系統μC/OS-Ⅱ及其內核原理的基礎上對其進行適當的改進并成功移植到ARM硬件平臺上。針對μC/OS-Ⅱ內核不支持TCP/IP協議棧的問題，引進了嵌入式TCP/IP協議uIP，將其應用到μC/OS-Ⅱ上，成為μC/OS-Ⅱ的網絡服務模塊，實現了對μC/OS-Ⅱ的網絡功能的擴充，并在uIP基礎上編寫了相關的網絡驅動程序。最后，本課題設計了基于HTTP協議的嵌入式Web服務器和基于TFTP協議的遠程文件傳輸，從而使網絡遠程監控測量和在線程序的更新下載成為現實。 本課題經過數月的軟硬件的設計和調試，已實現了最初的設計目標。測試結果表明：移植到ARM處理器上的μC/OS-Ⅱ內核可以成功實現對任務的調度；對μC/OS-Ⅱ內核擴充的TCP/IP協議——uIP可正常運行：嵌入式Web服務器和遠、程文件傳輸在實驗室局域網中的穩定運行，更加證明了本課題的成功性。
上傳時間： 2013-05-17
上傳用戶：LSPSL
隨著我國經濟的高速發展，各類建設工程越來越多，這導致了國家對工程機械的需求越來越大，要求也越來越高。在機械和液壓技術已發展成熟的今天，信息化和智能化成了工程機械進行產品性能提升的新的突破口。而無線遙控技術是信息化的一個重要方面。 鑒于工程機械設備對無線遙控設備的需求，本文研制了用于工程機械的無線遙控器。因為工程機械對遙控通信的可靠性、抗干擾性和通信距離都有比較高的要求，所以本文沒有選擇紅外、藍牙等技術作為通信手段，而是選用高性能的射頻芯片ADF7020來搭建射頻模塊。在控制器方面，考慮到通信過程中需要進行非常復雜的編解碼運算，所以本文選用了運算速率較快的32位ARM核微控制器LPC2119。 論文首先在對上述兩塊主芯片進行深入研究的基礎上介紹了它們的功能特點和參數性能，與此同時還介紹了嵌入式系統開發的相關知識。接著基于這兩塊芯片對遙控器的實施方案進行了設計，包括硬件系統和軟件系統兩方面的內容，這構成了論文的主體內容之一。然后論文詳細深入的研究和討論了對遙控器通信性能起關鍵作用的差錯控制系統。研究內容包括循環碼、CRC碼、RS碼和交織技術等一系列的信道編碼理論，并且給出了各種編解碼的實現方法。基于這些理論，論文設計了一種CRC碼、RS碼以及交織技術相結合的差錯控制方法并將其應用在遙控器中，實際測試證明該方法從很大程度上提升了遙控器的通信性能。此外，還實現了遙控器的跳頻功能，可以有效的抵抗同頻干擾。論文的最后簡要介紹了系統開發調試環境以及仿真工具，并總結了軟件實現過程中對一些關鍵問題的處理辦法。
上傳時間： 2013-05-18
上傳用戶：yyyyyyyyyy
H.264/AVC是國際電信聯盟與國際標準化組織/國際電工委員會聯合推出的活動圖像編碼標準，簡稱H.264。作為最新的國際視頻編碼標準，H.264/AVC與MPEG-4、H.263等視頻編碼標準相比，性能有了很大的提高，并已在流媒體、數字電視、電話會議、視頻存儲等諸多領域得到廣泛的應用。 本論文的研究課題是基于H.264/AVC視頻編碼標準的CAVLC(Context-based Adaptive Variable Length Coding，基于上下文的自適應可變長編碼)編碼算法研究及FPGA實現。對于變換后的熵編碼，H.264/AVC支持兩種編碼模式：基于上下文的可變長編碼(CAVLC)和基于上下文的自適應算術編碼(CABAC，Context-based Adaptive BinaryArithmetic Coding)。在H.264/AVC中，盡管CAVLC算法也是采用了VLC編碼，但是同以往標準不同，它所有的編碼都是基于上下文進行。這種方法比傳統的查單一表的方法提高了編碼效率，但也增加了設計上的困難。 作者在全面學習H.264/AVC協議和深入研究CAVLC編碼算法的基礎上，確定了并行編碼的CAVLC編碼器結構框圖，并總結出了影響CAVLC編碼器實現的瓶頸。針對這些瓶頸，對CAVLC編碼器中的各個功能模塊進行了優化設計，這些優化設計包括多參考塊的表格預測法、快速查找表法、算術消除法等。最后，用Verilog硬件描述語言對所設計的CAVLC編碼器進行了描述，用EDA軟件對其主要功能模塊進行了仿真，并在Cyclone II系列EP2C20F484的FPGA上驗證了它們的功能。結果表明，該CAVLC編碼器各編碼單元的編碼速度得到了顯著提高且均能滿足實時通信要求，為整個CAVLC編碼器的實時通信提供了良好的基礎。
上傳時間： 2013-06-04
上傳用戶：libenshu01
汽車儀表是駕駛員與汽車進行交流的重要窗口，也是汽車高新技術的重要部分。傳統汽車儀表多使用指針型顯示器件為主，如步進電機、十字線圈，輔以液晶顯示，顯示的信息量相對較少，且結構復雜。一方面隨著汽車電子化程度的不斷提高，進行技術創新，研制開發新一代汽車儀表產品；另一方面，由于能源和環保問題，汽車也將從內燃機汽車發展到包括純電動汽車(BEF)、混合電動汽車(HEV)以及燃料電池汽車(FCV)的新能源汽車時代，因此結合新能源汽車信息量多、電子化程度高的特點，開發新一代汽車智能儀表具有重要的現實和長遠意義。 本文正是在這樣的背景下，以同濟大學汽車學院自主研發的ROVER燃料電池轎車為研究對象，進行了汽車智能儀表的一些功能研究與開發。所做的主要工作有： (1)根據要實現的功能確定所需的硬件資源，選擇合適的嵌入式硬件系統。 (2)嵌入式操作系統的選擇和二次開發。在選擇操作系統時要考慮到系統的硬件可移植性、實時性、對內存的需求以及提供哪些開發工具等。 (3)應用軟件的開發。主要是儀表界面設計，包括數字圖形顯示，動畫顯示，數據庫開發等。 (4)基于無線數據傳輸模塊下的GPRS無線通訊實驗。包括客戶端和服務器端系統配置，動態域名解析等。 該儀表已應用于ROVER燃料電池轎車，實踐表明，在嵌入式平臺上顯示車載信息，同傳統儀表相比具有較大的優勢?？蓾M足小型化、輕量化的要求；造型美觀，可動畫顯示、可讀性、可視性強；可實現一表多用。從軟件方面來講，引入了操作系統的概念，增強了代碼的可讀性、可維護性、可擴展性以及靈活性；信息顯示自由度高，顯示界面人性化，可定制；即使更換硬件平臺，也只需對操作系統和底層驅動程序進行少量的移植工作，而無需修改與硬件無關的應用代碼。
上傳時間： 2013-04-24
上傳用戶：SimonQQ
近年來，隨著計算機、微電子、通信及網絡技術、信息技術的發展、數字化產品的普及，嵌入式系統滲透到了各個領域，已經成為計算機領域的一個重要組成部分，成為新興的研究熱點，嵌入式軟件也在整個軟件產業中占據了重要地位。一個好的調試工具對軟件產品質量和開發周期的促進作用是不言而喻的，使得嵌入式調試工具成為了人們關注的重點。目前使用集成開發環境配合JTAG調試器進行開發是目前采用最多的一種嵌入式軟件開發調試方式。國內在JTAG調試器開發領域中相對落后，普遍采用的是國外的工具產品。因此開發功能強大的嵌入式調試系統具有重要的實際意義。 當前嵌入式系統中尤其流行和值得關注的是ARM系列的嵌入式處理器。為此本課題的目標就是設計并實現一個應用于ARM平臺的JTAG調試系統。GDB是一個源碼開放的功能強大的調試器，可以調試各種程序，包括 C、C++、JAvA、PASCAL、FORAN和一些其它的語言，還包括GNU所支持的所有微處理器的匯編語言。此外GDB同目標板交換信息的能力相當強，勝過絕大多數的商業調試內核，因此使用GDB不僅能夠保證強大的調試功能，同時可以降低調試系統的開發成本。為此本課題在對邊界掃描協議、ARM7TDMI片上仿真器Embedded-ICE和GDB遠程調試協議RSP做了深入研究的基礎上，實現了GDB調試器對嵌入式JTAG調試的支持。此外設計中還把可重夠計算技術引入到硬件JTAG協議轉換器的開發設計中，使調試器硬件資源可復用、易于升級，并大大提高了數據的傳輸速度。從而實現了一個低成本的、高效的、支持源代碼級調試的JTAG調試系統。
上傳時間： 2013-08-04
上傳用戶：huangld
光纖陀螺儀是激光陀螺的一種，它采用的是Sagnac干涉原理，以激光作為光源，用光纖構成環形光路并檢測出由正反時針沿光纖傳輸的兩束光，隨光纖環轉動而產生的兩路激光束之間的相位差，由此計算出旋轉的角速度。本論文所討論的干涉型閉環光纖陀螺的實現是基于DSP和PGGA兩個數字器件所搭建起來的，本章圍繞著這兩個器件來說明整個閉環光纖陀螺的構成和工作原理。在整個系統中，DSP和PGGA分別擔任同的角色，分別完成不同的功能?？偟恼f來，PGGA主要實現整個系統的時序控制和閉環回路，以及為DSP提供原始濾波數據；而DSP主要的工作是從PGGA那里取來第一個加法器輸出的數據作為原始數據，再對數據進行濾波處理，最后的處理結果作為轉速的信息送給捷聯慣導系統。文章主要圍繞著如何提高陀螺的靈敏性能和穩定性來展開。分別從軟件和硬件兩個方面來討論如何提高陀螺的性能。軟件方面主要討論了前端采樣信號處理；陀螺轉速信息的濾波輸出以及閉環的調節。硬件方面主要討論了如何提高系統的穩定性、減小干涉信號的噪聲以及如何處理好DSP和PGGA之間的通信問題。 實踐表明，運用文中所討論的方法，陀螺的靈敏度和穩定性都有一定的提高，理論和方法切實有效。
上傳時間： 2013-04-24
上傳用戶：中國空軍
隨著3G網絡建設的展開，移動用戶數量逐漸增加，用戶和運營商對網絡的質量和覆蓋要求也越來越高。而在實際工作中，基站成本在網絡投資中占有很大比例，并且基站選址是建網的主要難題之一。同基站相比，直放站以其性價比高、建設周期短等優點在我國移動網絡上有著大量的應用。目前，直放站已成為提高運營商網絡質量、解決網絡盲區或弱區問題、增強網絡覆蓋的主要手段之一。但由于傳統的模擬直放站受周邊環境因素影響較大、抗干擾能力較差、傳輸距離受限、功放效率低，同時設備間沒有統一的協議規范，無法滿足系統廠商與直放站廠商的兼容，所以移動通信市場迫切需要通過數字化來解決這些問題。 本文正是以設計新型數字化直放站為目標，以實現數字中頻系統為研究重心，圍繞數字中頻的相關技術而展開研究。 文章介紹了數字直放站的研究背景和國內外的研究現狀，闡述了數字直放站系統的設計思想及總體實現框圖，并對數字直放站數字中頻部分進行了詳細的模塊劃分。針對其中的數字上下變頻模塊設計所涉及到的相關技術作詳細介紹，涉及到的理論主要有信號采樣理論、整數倍內插和抽取理論等，在理論基礎上闡述了一些具體模塊的高效實現方案，最終利用FPGA實現了數字變頻模塊的設計。 在數字直放站系統中，降低峰均比是提高功放工作效率的關鍵技術之一。本文首先概述了降低峰均比的三類算法，然后針對目前常用的幾種算法進行了仿真分析，最后在綜合考慮降低峰均比效果與實現復雜度的基礎上，提出了改進的二次限幅算法。通過仿真驗證算法的有效性后，針對其中的噪聲整形濾波器提出了“先分解，再合成”的架構實現方式，并指出其中間級窄帶濾波器采用內插級聯的方式實現，最后整個算法在FPGA上實現。 在軟件無線電思想的指導下，本文利用系統級的設計方法完成了WCDMA數字直放站中頻系統設計。遵照3GPP等相關標準，完成了系統的仿真測試和實物測試。最后得出結論：該系統實現了WCDMA數字直放站數字中頻的基本功能，并可保證在現有硬件不變的基礎上實現不同載波間平滑過渡、不同制式間輕松升級。
上傳時間： 2013-04-24
上傳用戶：趙安qw
LAMOST(Large Sky Area Multi-Obiect Fiber Spectroscopy Telescope，大天區面積多目標光纖光譜天文望遠鏡)需要對焦而上的4 000個光纖定位單元進行精確定位，一個光纖定位單元需要兩個步進電機來驅動，即需要對8 000個電機進行驅動控制。如何對這8 000個電機進行有效的控制，是本文主要的研究內容。 本義引入EDA(Electronic Design Automation)，技術，以FPGA和CAN總線為硬件載體來進行設計。FPGA相比較于DSP，單片機而言，具有10管腳多，資源豐富，使用靈活等優點，可以存片內集成多個電機的摔制，這樣對于提高系統的集成度，節約成本無疑有著很大的幫助。 在電機的控制當中，其失步和過沖會直接影響到系統的精度，所以需要對電機脈沖頻率加以控制，對于在平穩狀態下能正常工作的電機，失步往往發生在啟動停止等脈沖頻率突然發生改變的時刻。具體實現方法是通過實驗找出一條理想的加減速曲線，再將曲線離散化，并把離散化后的加減速分頻系數存儲在FPGA片內ROM里而，當電機運行到對應的步數時，取出分頻系數來獲取對應的運行頻率。 在LAMOST觀測中，光纖定位單元的零位是個很重要的基準，在每次觀測之前，電機都要回零，理論上電氣零位和機械零位在同一點上，如果電氣檢測到達零位則認為已經到達機械零位位置。但是實際中由于裝配等一些原因，可能會出現零位短路和零位斷路的情況。零位斷路是指電機處于機械零位，但是電氣不能檢測到；零位短路是指電機不在機械零位，但是電氣已經檢測到處于零位。這兩種情況會造成越界和機械零位一直被擠壓的后果，有可能會損壞光纖定位單元，為了防止這些情況出現，軟件程序中加入了計數器，從而從有效地保護了光纖定位單元，同時將這些狀況向上反饋，以便維護和檢修。 在本文完成之時，能夠控制驅動336個光纖定位單元的小系統已經在北京天文臺興隆觀測站實際投入運行，并于2007年5月28日獲得首條光譜，取得了不錯的效果。
上傳時間： 2013-04-24
上傳用戶：afeiafei309
在視頻傳輸系統中，最大障礙是視頻數據的大數據量傳輸。故壓縮就顯得尤為必要。MJPEG是以25幀每秒傳輸的JPEG圖像。本文根據JPEG基本壓縮模式，通過前端圖像采集芯片輸出標準的4：2：2格式的圖像流，在XILINX公司的SPARTAN IIE芯片下壓縮，獲得了良好效果，壓縮比達到10：1。中間的各個環節同MATLAB下同等壓縮相比，除了精度上有點差別外，基本一致。同專用芯片相比，比專用芯片靈活得多，FPGA內部全部是可編程，燒寫不同的程序便可實現不同的壓縮。同DSP相比，壓縮時間極大的提高，同周霖的“基于DSP技術的靜態圖像壓縮編碼”一文中編碼所需的時間進行比較(DCT變換消耗4224個指令，量化Z排序耗960指令，huffman編碼至少耗1400指令)，假設令其采用6000系列DSP，指令周期為6ns，運算速度為1336MIPS。壓縮一個8*8DCT塊，采用高檔的DSP，消耗39tJs，而采用27M的FPGA只需6us，若采用FPGA內部自帶的DLL將時鐘倍頻到54M，則只需要3us．本設計同傳統的壓縮實現方式相比，在速度和靈活性上有了極大的提高。
上傳時間： 2013-04-24
上傳用戶：TI初學者
本文對基于脈動陣列結構的RSA公鑰密碼協處理器進行了深入的研究，通過對Montgomery模乘思想的深入分析，確定了免減基2算法作為模乘運算實現算法，同時系統的研究了脈動陣列結構這一專用處理器設計模型，結合器件特性設計出一種適于在FPGA上實現的模乘運算電路結構，通過引入流水線技術，實現了兩次模乘運算并行處理。在此基礎上，引入可變參數的設計理念，完成了可變參數模冪運算電路的設計與實現工作，有效的提高了算法硬件實現的靈活性。
上傳時間： 2013-07-16
上傳用戶：playboys0
