倒數(shù)計(jì)時(shí)器 提供時(shí)間到關(guān)機(jī)的功能 可自由設(shè)定是否關(guān)機(jī)或者提供警示
標(biāo)簽：
上傳時(shí)間： 2016-02-02
上傳用戶：lepoke
一個(gè)很好用的 lcd 時(shí)鐘程序 C語言 #include<reg51.h> #include<stdio.h> //定義計(jì)時(shí)器0 的重裝值 #define RELOAD_HIGH 0x3C #define RELOAD_LOW 0xD2 //定義按鍵彈跳時(shí)間 #define DB_VAL //定義設(shè)置模式的最大時(shí)間間隔 #define TIMEOUT 200 //定義游標(biāo)位置常數(shù) #define HOME 0 #define HOUR 1 #define MIN 2 #define SEC 3
標(biāo)簽： include define RELOAD stdio
上傳時(shí)間： 2014-12-19
上傳用戶：zukfu
小弟撰寫的類神經(jīng)pca對圖片的壓縮與解壓縮,對來源圖片training過後,可使用該張圖像的特性(eigenvalue和eigenvetex)來對別張圖解壓縮,非常有趣的方式,再設(shè)定threashold時(shí)注意時(shí)值不要過大,因?yàn)檫@牽涉inverse matrex的計(jì)算.
標(biāo)簽： eigenvalue eigenvetex threashol training
上傳時(shí)間： 2015-12-02
上傳用戶：wpwpwlxwlx
MP3音樂是目前最為流行的音樂格式，因其音質(zhì)、復(fù)雜度與壓縮比的完美折中，占據(jù)著廣闊的市場，不僅在互聯(lián)網(wǎng)上廣為流傳，而且在便攜式設(shè)備領(lǐng)域深受人們喜愛。本文以MPEG-1的MP3音頻解碼器為研究對象，在實(shí)時(shí)性、面積等約束條件下，研究MP3解碼電路的設(shè)計(jì)方法，實(shí)現(xiàn)FPGA原型芯片，研究MP3原型芯片的驗(yàn)證方法。 論文的主要貢獻(xiàn)如下： (1)使用算法融合方法合并MP3解碼過程的相關(guān)步驟，以減少緩沖區(qū)存儲單元的容量和訪存次數(shù)。如把重排序步驟融合到反量化模塊，可以減少一半的讀寫RAM操作；把IMDCT模塊內(nèi)部的三個(gè)算法步驟融合在一起進(jìn)行設(shè)計(jì)，可以省去存儲中間計(jì)算結(jié)果的緩存區(qū)單元。 (2)反量化、立體聲處理等模塊中，采用流水線設(shè)計(jì)技術(shù)，設(shè)置寄存器把較長的組合邏輯路徑隔開，提高了電路的性能和可靠性；使用連續(xù)訪問公共緩存技術(shù)，合理規(guī)劃各計(jì)算子模塊的工作時(shí)序，將數(shù)據(jù)計(jì)算的時(shí)間隱藏在訪存過程中；充分利用頻率線的零值區(qū)特性，有效地減少數(shù)據(jù)計(jì)算量，加快了數(shù)據(jù)處理的速度。 (3)設(shè)計(jì)了MP3硬件解碼器的FPGA原型芯片。采用Verilog HDL硬件描述語言設(shè)計(jì)RTL級電路，完成功能仿真，以Altera公司Stratix II系列的EP2S180 FPGA開發(fā)板為平臺，實(shí)現(xiàn)MP3解碼器的FPGA原型芯片。MP3硬件解碼器在Stratix II EP2S180器件內(nèi)的資源利用率約為5％，其中組合邏輯查找表ALUT為7189個(gè)，寄存器共有4024個(gè)，系統(tǒng)頻率可達(dá)69.6MHz，充分滿足了MP3解碼過程的實(shí)時(shí)性要求。實(shí)驗(yàn)結(jié)果表明，MP3音頻解碼FPGA原型芯片可正常播放聲音，解碼音質(zhì)良好。
上傳時(shí)間： 2013-07-01
上傳用戶：xymbian
本文對基于FPGA的對象存儲控制器原型的硬件設(shè)計(jì)進(jìn)行了研究。主要內(nèi)容如下： ⑴研究了對象存儲控制器的硬件設(shè)計(jì)，使其高效完成對象級接口的智能化管理和復(fù)雜存儲協(xié)議的解析，對對象存儲系統(tǒng)整體性能提升有重要意義。基于SoPC(片上可編程系統(tǒng))技術(shù)，在FPGA(現(xiàn)場可編程門陣列)上實(shí)現(xiàn)的對象存儲控制器，具有功能配置靈活，調(diào)試方便，成本較低等優(yōu)點(diǎn)。 ⑵采用Cyclone II器件實(shí)現(xiàn)的對象存儲控制器的網(wǎng)絡(luò)接口，包含處理器模塊、內(nèi)存模塊、Flash模塊等核心組成部分，提供千兆以太網(wǎng)的網(wǎng)絡(luò)接口和PCI(周邊元件擴(kuò)展接口)總線的主機(jī)接口，還具備電源模塊、時(shí)鐘模塊等以保證系統(tǒng)正常運(yùn)行。在設(shè)計(jì)實(shí)現(xiàn)PCB(印制電路板)時(shí)，從疊層設(shè)計(jì)、布局、布線、阻抗匹配等多方面解決高達(dá)100MHz的全局時(shí)鐘帶來的信號完整性問題，并基于IBIS模型進(jìn)行了信號完整性分析及仿真。針對各功能模塊提出了相應(yīng)的調(diào)試策略，并完成了部分模塊的調(diào)試工作。 ⑶提出了基于Virtex-4的對象存儲控制器系統(tǒng)設(shè)計(jì)方案，Virtex-4內(nèi)嵌PowerPC高性能處理器，可更好地完成對象存儲設(shè)備相關(guān)的控制和管理工作。實(shí)現(xiàn)了豐富的接口設(shè)計(jì)，包括千兆以太網(wǎng)、光纖通道、SATA(串行高級技術(shù)附件)等網(wǎng)絡(luò)存儲接口以及較PCI性能更優(yōu)異的PCI-X(并連的PCI總線)主機(jī)接口；提供多種FPGA配置方式。使用Cadence公司的Capture CIS工具完成了該系統(tǒng)硬件的原理圖繪制，通過了設(shè)計(jì)規(guī)則檢查，生成了網(wǎng)表用作下一步設(shè)計(jì)工作的交付文件。
上傳時(shí)間： 2013-04-24
上傳用戶：lijinchuan
C語言庫函數(shù)的原型,有用的拿去C語言庫函數(shù)的原型,有用的拿去C語言庫函數(shù)的原型,有用的拿去C語言庫函數(shù)的原型,有用的拿去
上傳時(shí)間： 2013-06-14
上傳用戶：Breathe0125
隨著系統(tǒng)芯片(SoC)設(shè)計(jì)復(fù)雜度不斷增加，使得縮短面市時(shí)間的壓力越來越大。雖然IP核復(fù)用大大減少了SoC的設(shè)計(jì)時(shí)間，但是SoC的驗(yàn)證仍然非常復(fù)雜耗時(shí)。SoC和ASIC的最大不同之處在于它的規(guī)模和復(fù)雜的系統(tǒng)性，除了大量硬件模塊之外，SoC還需要大量的同件和軟件，如操作系統(tǒng)，驅(qū)動程序以及應(yīng)用程序等。面對SoC數(shù)目眾多的硬件模塊，復(fù)雜的嵌入式軟件，由于軟件仿真速度和仿真模犁的局限性，驗(yàn)證往往難以達(dá)到令人滿意的要求，耗費(fèi)了大最的時(shí)間，將給系統(tǒng)芯片的上市帶來嚴(yán)重的影響。為了減少此類情況的發(fā)生，在流樣片之前，進(jìn)行基于FPGA的系統(tǒng)原型驗(yàn)證，即在FPGA上快速地實(shí)現(xiàn)SoC設(shè)計(jì)中的硬件模塊，讓軟件模塊在真正的硬件環(huán)境中高速運(yùn)行，從而實(shí)現(xiàn)SoC設(shè)計(jì)的軟硬件協(xié)同驗(yàn)證。這種方法已經(jīng)成為SoC設(shè)計(jì)流程前期階段常用的驗(yàn)證方法。 在簡要分析幾種業(yè)內(nèi)常用的驗(yàn)證技術(shù)的基礎(chǔ)上，本文重點(diǎn)闡述了基于FPGA的SoC驗(yàn)證流程與技術(shù)。結(jié)合Mojox數(shù)碼相機(jī)系統(tǒng)芯片(以下簡稱為Mojox SoC)的FPGA原型驗(yàn)證平臺的設(shè)計(jì)，介紹了Mojox FPGA原型驗(yàn)證平臺的硬件設(shè)計(jì)過程和Mojox SoC的FPGA原型實(shí)現(xiàn)，并采用基于模塊的FPGA設(shè)計(jì)實(shí)現(xiàn)方法，加快了原型驗(yàn)證的工作進(jìn)程。 本文還介紹了Mojox SoC中ARM固件和PC應(yīng)用軟件等原型軟件的設(shè)計(jì)實(shí)現(xiàn)以及原型驗(yàn)證平臺的軟硬協(xié)同驗(yàn)證的過程。通過軟硬協(xié)同驗(yàn)證，本文實(shí)現(xiàn)了PC機(jī)對整個(gè)驗(yàn)證平臺的摔制，達(dá)到了良好的驗(yàn)證效果，且滿足了預(yù)期的設(shè)計(jì)要求。
標(biāo)簽： SoC 系統(tǒng)芯片 原型 驗(yàn)證技術(shù)
上傳時(shí)間： 2013-07-02
上傳用戶：dsgkjgkjg
· 摘要： 數(shù)字濾波器和快速傅氏變換算法是數(shù)字信號處理的兩大基石.在DSP芯片上實(shí)現(xiàn)數(shù)字濾波器算法的傳統(tǒng)做法是用匯編語言編寫軟件來實(shí)現(xiàn).用匯編語言編寫的DSP程序具有最好的執(zhí)行效率,但DSP匯編語言的編程效率較低.該文主要研究如何使用基于交互的方框仿真和自動代碼生成快速原型的方法進(jìn)行濾波器設(shè)計(jì).實(shí)現(xiàn)了從頂層的系統(tǒng)仿真到底層的芯片算法的設(shè)計(jì).這個(gè)方法大大地縮短了算法的開發(fā)周期.&
標(biāo)簽： 原型 數(shù)字濾波器
上傳時(shí)間： 2013-07-19
上傳用戶：水中浮云
濾波器是對特定頻率的頻點(diǎn)或該頻點(diǎn)以外的頻率進(jìn)行有效濾除，以得到一個(gè)特定頻率或消除一個(gè)特定頻率的電路。原型濾波器又是設(shè)計(jì)其他濾波器的基礎(chǔ)。本文基于MATLAB實(shí)驗(yàn)平臺，研究了原型濾波器的基本概念和設(shè)計(jì)方法，介紹了巴特沃思濾波器和切比雪夫I型濾波器，并且運(yùn)用MATLAB對語音信號進(jìn)行頻譜分析。
標(biāo)簽： 原型 仿真實(shí)現(xiàn) 濾波器 濾波分析
上傳時(shí)間： 2013-10-18
上傳用戶：432234
隨著SoC設(shè)計(jì)復(fù)雜度的提高，驗(yàn)證已成為集成電路設(shè)計(jì)過程中的瓶頸，而FPGA技術(shù)的快速發(fā)展以及良好的可編程特性使基于FPGA的原型驗(yàn)證越來越多地被用于SoC系統(tǒng)的設(shè)計(jì)過程。本文討論了GPS基帶的驗(yàn)證方案以及基于FPGA的設(shè)計(jì)實(shí)現(xiàn)，并對驗(yàn)證過程中的問題進(jìn)行了分析，并提出相應(yīng)的解決辦法。
上傳時(shí)間： 2013-10-22
上傳用戶：sxdtlqqjl
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
