MPEG-2是MPEG組織在1994年為了高級工業(yè)標(biāo)準(zhǔn)的圖象質(zhì)量以及更高的傳輸率所提出的視頻編碼標(biāo)準(zhǔn)，其優(yōu)秀性使之成為過去十年應(yīng)用最為廣泛的標(biāo)準(zhǔn)，也是未來十年影響力最為廣泛的標(biāo)準(zhǔn)之一。 本文以MPEG-2視頻標(biāo)準(zhǔn)為研究內(nèi)容，建立系統(tǒng)級設(shè)計方案，設(shè)計FPGA原型芯片，并在FPGA系統(tǒng)中驗證視頻解碼芯片的功能。最后在0.18微米工藝下實現(xiàn)ASIC的前端設(shè)計。完成的主要工作包括以下幾個方面： 1.完成解碼系統(tǒng)的體系結(jié)構(gòu)的設(shè)計，采用了自頂而下的設(shè)計方法，實現(xiàn)系統(tǒng)的功能單元的劃分；根據(jù)其視頻解碼的特點，確定解碼器的控制方式；把視頻數(shù)據(jù)分文幀內(nèi)數(shù)據(jù)和幀間數(shù)據(jù)，實現(xiàn)兩種數(shù)據(jù)的并行解碼。 2.實現(xiàn)了具體模塊的設(shè)計：根據(jù)本文研究的要求，在比特流格式器模塊設(shè)計中提出了特有的解碼方式；在可變長模塊中的變長數(shù)據(jù)解碼采用組合邏輯外加查找表的方式實現(xiàn)，大大減少了變長數(shù)據(jù)解碼的時間；IQ、IDCT模塊采用流水的設(shè)計方法，減少數(shù)據(jù)計算的時間：運動補償模塊，針對模塊數(shù)據(jù)運算量大和訪問幀存儲器頻繁的特點，采用四個插值單元同時處理，增加像素緩沖器，充分利用并行性結(jié)構(gòu)等方法來加快運動補償速度。 3.根據(jù)視頻解碼的參考軟件，通過解碼系統(tǒng)的仿真結(jié)果和軟件結(jié)果的比較來驗證模塊的功能正確性。最后用FPGA開發(fā)板實現(xiàn)了解碼系統(tǒng)的原型芯片驗證，取得了良好的解碼效果。 整個設(shè)計采用Verilog HDL語言描述，通過了現(xiàn)場可編程門陣列(FPGA)的原型驗證，并采用SIMC0.18μm工藝單元庫完成了該電路的邏輯綜合。經(jīng)過實際視頻碼流測試，本文設(shè)計可以達到MPEG-2視頻主類主級的實時解碼的技術(shù)要求。
上傳時間： 2013-07-27
上傳用戶：ice_qi
隨著ASIC設(shè)計規(guī)模的增長，功能驗證已成為整個開發(fā)周期的瓶頸。傳統(tǒng)的基于軟件模擬和硬件仿真的邏輯驗證方法已難以滿足應(yīng)用的要求，基于FPGA組的原型驗證方法能有效縮短系統(tǒng)的開發(fā)周期，可提供更快更全面的驗證。由于FPGA芯片容量的增加跟不上ASIC設(shè)計規(guī)模的增長，單芯片已無法容納整個設(shè)計，所以常常需要對設(shè)計進行邏輯分割，將子邏輯塊映射到FPGA陣列中。 本文對邏輯驗證系統(tǒng)的可配置互連結(jié)構(gòu)和ASIC邏輯分割算法進行了深入的研究，提出了FPGA陣列的非對稱可配置互連結(jié)構(gòu)。與現(xiàn)有的對稱互連結(jié)構(gòu)相比，該結(jié)構(gòu)能提供更多的互連通道，可實現(xiàn)對I/O數(shù)量、電平類型和互連路徑的靈活配置。 本文對邏輯分割算法進行了較深入的研究。針對現(xiàn)有的兩類分割算法存在的不足，提出并實現(xiàn)了基于設(shè)計模塊的邏輯分割算法，該算法有三個重要特征：1)基于設(shè)計代碼；2)以模塊作為邏輯分割的最小單位；3)使用模塊資源信息指導(dǎo)邏輯分割過程，避免了設(shè)計分割過程的盲目性，簡化了邏輯分割過程。 本文還對并行邏輯分割方法進行了研究，提出了兩種基于不同任務(wù)分配策略的并行分割算法，并對其進行了模擬和性能分析；驗證了采用并行方案對ASIC邏輯進行分割和映射的可行性。 最后基于改進的芯片互連結(jié)構(gòu)，使用原型系統(tǒng)驗證方法對某一大規(guī)模ASIC設(shè)計進行了邏輯分割和功能驗證。實驗結(jié)果表明，使用改進后的FPGA陣列互連結(jié)構(gòu)可以更方便和快捷地實現(xiàn)ASIC設(shè)計的分割和驗證，不但能顯著提高芯片間互連路徑的利用率，而且能給邏輯分割乃至整個驗證過程提供更好的支持，滿足現(xiàn)在和將來大規(guī)模ASIC邏輯驗證的需求。
標(biāo)簽： FPGA ASIC 邏輯 驗證技術(shù)
上傳時間： 2013-06-12
上傳用戶：極客
隨著國際互聯(lián)網(wǎng)絡(luò)的迅猛發(fā)展，網(wǎng)絡(luò)應(yīng)用的不斷豐富，Intenret已經(jīng)從最初以學(xué)術(shù)交流為目的而演變?yōu)樯虡I(yè)行為，網(wǎng)絡(luò)安全性需求日益增加，高速網(wǎng)絡(luò)安全保密成為關(guān)注的焦點，在安全得到保障的情況下，為了滿足網(wǎng)速無限制的追求，高速網(wǎng)絡(luò)硬件加密設(shè)備也必將成為需求熱點。另一方面，IPSec協(xié)議被廣泛的應(yīng)用于防火墻和安全網(wǎng)關(guān)中，但對IPSec協(xié)議的處理會大大增加網(wǎng)關(guān)的負載，成為千兆網(wǎng)實現(xiàn)的瓶頸。本文便是針對上述現(xiàn)狀，研究基于高性能FPGA實現(xiàn)千兆IPSec協(xié)議的設(shè)計技術(shù)。 目前，國外IPSec協(xié)議實現(xiàn)已經(jīng)芯片化，達到幾千兆的速率，但是國內(nèi)產(chǎn)品多以軟件實現(xiàn)，速度難以提高。本文采用的基于FPGA的IPSec技術(shù)方案，采用硬件實現(xiàn)隧道模式下的IPSec協(xié)議，為IP分組及其上層協(xié)議數(shù)據(jù)提供機密性、數(shù)據(jù)完整性驗證以及數(shù)據(jù)源驗證等安全服務(wù)。在以VPN為實施方案的基礎(chǔ)上，構(gòu)建了以KDIPSec為設(shè)備原型以IPSec協(xié)議為出發(fā)點的千兆網(wǎng)絡(luò)系統(tǒng)環(huán)境模型，從硬件體系結(jié)構(gòu)到各個模塊的劃分以及各個模塊實現(xiàn)的功能這幾個方面描述了KDIPSec實現(xiàn)技術(shù)，最后描述了一些關(guān)鍵模塊的FPGA設(shè)計和和仿真。所有處理模塊均在Xilinx公司的FPGA芯片中實現(xiàn)，處理速率超過1Gb/s。
標(biāo)簽： IPSec FPGA 協(xié)議 實現(xiàn)技術(shù)
上傳時間： 2013-07-03
上傳用戶：wfl_yy
本文提出了一種適合于嵌入式SoC的USB器件端處理器的硬件實現(xiàn)結(jié)構(gòu)。并主要研究了USB器件端處理器的RTL級實現(xiàn)及FPGA原型驗證、和ASIC實現(xiàn)研究，包括從模型建立、算法仿真、各個模塊的RTL級設(shè)計及仿真、FPGA的下載測試和ASIC的綜合分析。它的速度滿足預(yù)定的48MHz，等效門面積不超過1萬門，完全可應(yīng)用于SOC設(shè)計中。 本文重點對嵌入式USB器件端處理器的FPGA實現(xiàn)作了研究。為了準(zhǔn)確測試本處理器的運行情況，本文應(yīng)用串口傳遞測試數(shù)據(jù)入FPGA開發(fā)板，測試模塊讀入測試數(shù)據(jù)，發(fā)送入PC機的主機端。通過NI-VISA充當(dāng)軟件端，檢驗測試數(shù)據(jù)的正確。
上傳時間： 2013-07-24
上傳用戶：1079836864
在能源消耗日益增長、環(huán)境污染日漸嚴重的今天,在當(dāng)今對可再生能源的開發(fā)利用中,風(fēng)能由于其突出的優(yōu)點而成為世界各國普遍重視的能源,風(fēng)力發(fā)電技術(shù)也成為各國學(xué)者競相研究的熱點.而其中變速恒頻風(fēng)力發(fā)電技術(shù)因其高效性和實用性正受到越來越多的重視.無刷雙饋電機是一種結(jié)構(gòu)簡單、堅固可靠、異同步通用的電機,可在無刷情況下實現(xiàn)雙饋.它具有功率因數(shù)可調(diào)、高效率的特點,比較適用于變速恒頻恒壓發(fā)電系統(tǒng)中.該文在傳統(tǒng)風(fēng)力發(fā)電的基礎(chǔ)上,致力于研究變速恒頻風(fēng)力發(fā)電技術(shù),以作為變速恒頻風(fēng)力發(fā)電機用的籠型轉(zhuǎn)子型式的無刷雙饋電機為主要研究對象,進行了深入的研究,主要包括以下幾方面:1.對國內(nèi)外風(fēng)力發(fā)電研究現(xiàn)狀作了較為全面的綜述,介紹了無刷雙饋電機發(fā)展概況和國內(nèi)外研究現(xiàn)狀.2.研究了無刷雙饋電機的原型及發(fā)展,基本結(jié)構(gòu)和運行原理,電磁設(shè)計特點.解釋了將無刷雙饋電機應(yīng)用于變速恒頻風(fēng)力發(fā)電的可行性和優(yōu)越性.探討了無刷雙饋電機的特性.3.首次推導(dǎo)了適用于變速恒頻風(fēng)力發(fā)電無刷雙饋電機的功率控制數(shù)學(xué)模型提出無刷雙饋電機變速恒頻風(fēng)力發(fā)電系統(tǒng)的功率控制策略.通過仿真分析驗證了模型和控制策略的正確性.4.研究了無刷雙饋電機作變速恒頻風(fēng)力發(fā)電機運行時的定子功率繞組磁鏈定向矢量控制策略.5.在總結(jié)無刷雙饋電機傳統(tǒng)各種控制策略的基礎(chǔ)上,探討了智能控制在無刷雙饋電機的應(yīng)用.通過仿真分析驗證了模糊功率因數(shù)控制策略的正確性.
上傳時間： 2013-06-24
上傳用戶：bg6jsx
電火花線切割加工是一種高精度和高柔性的加工方法，在模具制造、成形刀具加工、難加工材料和精密復(fù)雜零件的加工等方面得到了廣泛的應(yīng)用。數(shù)控系統(tǒng)是數(shù)控機床的核心，開發(fā)出低成本、高效率的開放式電火花線切割加工數(shù)控系統(tǒng)具有十分重要的現(xiàn)實意義。 本文首先提出了基于ARM及嵌入式Linux的往復(fù)走絲電火花線切割數(shù)控系統(tǒng)的開發(fā)方案。采用ARM微處理器+AVR單片機接口電路作為電火花線切割數(shù)控系統(tǒng)的硬件平臺。 通過構(gòu)建2.6內(nèi)核版本的嵌入式Linux系統(tǒng)，并將嵌入式GUI解決方案QtopiaCore4移植到該系統(tǒng)，建立了交叉編譯環(huán)境，在此基礎(chǔ)上成功地開發(fā)了高速走絲電火花線切割加工數(shù)控系統(tǒng)軟件原型，并設(shè)計了單片機接口電路，使用C語言編寫了相應(yīng)的控制程序，實現(xiàn)了數(shù)控軸驅(qū)動步進電機的控制。 最后，本文建立了數(shù)控系統(tǒng)的調(diào)試環(huán)境，并對開發(fā)的數(shù)控系統(tǒng)軟件進行了聯(lián)機調(diào)試、系統(tǒng)軟件測試和實例加工。測試和實例加工結(jié)果表明，基于ARM和嵌入式Linux的電火花線切割加工數(shù)控系統(tǒng)技術(shù)途徑的可行性，并實現(xiàn)了預(yù)期的數(shù)控功能。
上傳時間： 2013-04-24
上傳用戶：wsh1985810
指令集仿真器是目前嵌入式系統(tǒng)研究中一個極其重要的領(lǐng)域，一個靈活高效且準(zhǔn)確度高的仿真器不僅可以實現(xiàn)對嵌入式系統(tǒng)硬件環(huán)境的仿真，而且是現(xiàn)代微處理器結(jié)構(gòu)設(shè)計過程中性能評估的重要工具. 仿真器的性能已經(jīng)成為影響整個設(shè)計效率的重要因素，在現(xiàn)有的指令集仿真技術(shù)中，編譯型仿真技術(shù)雖然可以獲得高的仿真速度，但其對應(yīng)用的假設(shè)過于嚴格，限制了其在商業(yè)領(lǐng)域中的應(yīng)用；解釋型仿真器雖被普遍使用，但其缺點也很明顯，由于模擬過程中需要耗費大量時間用于指令譯碼，解釋型模擬器速度往往很有限，使用性能較低。由此可見，如何減少仿真過程中的指令譯碼時間，是提高仿真器的性能的關(guān)鍵。 本文旨在提出一個指令集仿真器的原型，重點解決指令解碼過程中的速度瓶頸，在其基礎(chǔ)可以進行擴充和改進，以適應(yīng)不同硬件平臺的需要。文章首先從ARM指令集的指令功能和編碼格式入手，通過分析和比較找出了一般常用指令的編碼和實現(xiàn)規(guī)律，并在此基礎(chǔ)上進行了高級語言的描述，其后提出了改進版解釋型指令集仿真器的設(shè)計方案，包括為提高仿真器性能，減少譯碼時間，創(chuàng)新性的在流程設(shè)計中加入了預(yù)解碼的步驟，同時用自己設(shè)計的壓縮算法解決了因預(yù)解碼產(chǎn)生大量譯碼信息而帶來的內(nèi)存過度消耗難題。接下來，描述了仿真器的實現(xiàn)，包括指令的取指、譯碼、執(zhí)行等基本功能，并著重描述了如何通過劃分存儲域和存儲塊的方式模擬真實存儲器的讀寫訪問實現(xiàn)。 另外，需要特別指出的是，針對仿真器中普遍存在的調(diào)試難問題，本文從一線程序開發(fā)人員的角度，在調(diào)試模塊的設(shè)計中除了斷點設(shè)置、程序暫停、恢復(fù)等基本功能外，還添加了各類監(jiān)視設(shè)備和程序跟蹤的功能，以期能提高本仿真器的實用性。 在文章的結(jié)尾，提出了仿真器的驗證方案，并按照該方案對仿真器進行了功能和性能上的驗證，最后對進一步的工作進行了展望。
上傳時間： 2013-08-02
上傳用戶：宋桃子
本文在分析研究部隊執(zhí)勤信息化建設(shè)對無線數(shù)據(jù)傳輸技術(shù)需求的基礎(chǔ)上，以無線數(shù)據(jù)傳輸技術(shù)和嵌入式系統(tǒng)研究為背景，按照嵌入式系統(tǒng)開發(fā)的流程和方法，以設(shè)計通用化、模塊化軟硬件平臺為重點，解決無線數(shù)據(jù)傳輸系統(tǒng)設(shè)計關(guān)鍵技術(shù)為核心，設(shè)計了由32位嵌入式系統(tǒng)主控模塊和射頻收發(fā)模塊組成的無線數(shù)據(jù)傳輸系統(tǒng)原型；并通過移植嵌入式實時操作系統(tǒng)--uC/OS-II，構(gòu)造了系統(tǒng)軟件開發(fā)平臺；在此基礎(chǔ)上，完成了系統(tǒng)相關(guān)驅(qū)動程序和通信協(xié)議等底層軟件設(shè)計，為進一步擴展系統(tǒng)功能，實現(xiàn)工程應(yīng)用打下了基礎(chǔ)。 首先，論文比較了系統(tǒng)微處理器的選擇，無線通信方式的選擇，系統(tǒng)接口方式的選擇等相關(guān)方案，分析了應(yīng)用32位ARM處理器和嵌入式操作系統(tǒng)構(gòu)建系統(tǒng)主控模塊的優(yōu)勢，提出了系統(tǒng)的軟硬件整體結(jié)構(gòu)框架。 其次，從構(gòu)建通用軟、硬件平臺的角度，重點介紹了LPC2138(ARM)微處理器和nRF401無線射頻芯片主要特性及相關(guān)外圍電路的設(shè)計，并對系統(tǒng)的硬件抗干擾措施進行了分析。在完成硬件電路設(shè)計的基礎(chǔ)上，針對主控模塊設(shè)計了啟動代碼，分析了uC/OS-II操作系統(tǒng)體系結(jié)構(gòu)，進行了系統(tǒng)移植，形成了完整的軟硬件開發(fā)平臺。 最后，在學(xué)習(xí)研究uC/OS-II操作系統(tǒng)程序設(shè)計技術(shù)的基礎(chǔ)上，討論了系統(tǒng)相關(guān)驅(qū)動程序和通信協(xié)議等底層軟件的開發(fā)方法，完成了基本的層次化，模塊化軟件設(shè)計，對系統(tǒng)無線傳輸功能進行了驗證，并對系統(tǒng)將來的功能擴展和工程應(yīng)用提出了構(gòu)想。
標(biāo)簽： ARM 無線數(shù)據(jù)傳輸 系統(tǒng)設(shè)計
上傳時間： 2013-07-06
上傳用戶：362279997
在鋼鐵制造工業(yè)中，高溫熔化狀態(tài)鋼水中的鋼渣檢測問題是一直以來未能很好解決的難題，鋼渣是鋼鐵冶煉過程中的副產(chǎn)品，鋼渣本身會直接降低鑄坯質(zhì)量進而影響生產(chǎn)出的鋼材質(zhì)量，另外鋼渣也會破壞鋼鐵連鑄生產(chǎn)連續(xù)性給鋼廠效益帶來負面效應(yīng)。因此連鑄過程中鋼渣檢測是一個具有較大生產(chǎn)實際意義的研究課題。 本文以鋼包到中間包敞開式澆注過程中，保護澆注后期移除長水口后澆注過程中的鋼水下渣檢測為研究對象。在調(diào)研了國內(nèi)外下渣檢測技術(shù)與下渣檢測設(shè)備的應(yīng)用情況后，提出了一套將嵌入式技術(shù)與紅外熱像檢測技術(shù)相結(jié)合的鋼水下渣檢測系統(tǒng)的解決方案，并搭建了系統(tǒng)的原型：硬件系統(tǒng)平臺以紅外熱像探測器為系統(tǒng)的傳感器，以ARM7嵌入式微處理器與DSP數(shù)字信號處理器為系統(tǒng)運算處理核心；軟件系統(tǒng)平臺包含基于在ARM7上移植的μC/OS-Ⅱ嵌入式操作系統(tǒng)構(gòu)建的嵌入式應(yīng)用程序，以及基于DSP各類支持庫的嵌入式應(yīng)用程序。該下渣檢測系統(tǒng)設(shè)計方案具有非接觸式檢測、低成本、系統(tǒng)自成一體、直觀顯示鋼水注液狀態(tài)、量化鋼渣含量等特點，能夠協(xié)助現(xiàn)場工作人員檢測和判斷下渣，有效減少連鑄過程中鋼包到中間包的下渣量。 本文首先，介紹了課題研究的背景，明確了研究對象，分析了連鑄過程中的鋼水下渣問題，調(diào)研了現(xiàn)有的連鑄過程中鋼包到中間包的鋼水下
上傳時間： 2013-05-25
上傳用戶：斷點PPpp
本文首先介紹了主流8位MCU(微控制器)的通用架構(gòu)，通過比較分析主流國際MCU半導(dǎo)體供應(yīng)商的MCU產(chǎn)品，結(jié)合作者在德國英飛凌公司的項目實踐，分析了英飛凌XC866系列8位MCU的架構(gòu)特點和功能特性。在此基礎(chǔ)上，介紹了該MCU芯片的系統(tǒng)集成方法，以及組成模塊的架構(gòu)和功能。 LlN協(xié)議是當(dāng)前廣泛應(yīng)用的車載局部互連協(xié)議，作為英飛凌XC866MCU上很關(guān)鍵的一個外圍IP，本論文在介紹了MCU架構(gòu)基礎(chǔ)上，設(shè)計實現(xiàn)了LlN控制器。LIN協(xié)議是UART在數(shù)據(jù)鏈路層上的擴展，其關(guān)鍵是LlN協(xié)議數(shù)據(jù)鏈路層的檢測實現(xiàn)。本文給出了一種可靠，高效的協(xié)議檢測機制，從而使軟件和硬件更好配合工作完成協(xié)議檢測。在完成LlN控制器設(shè)計后，本文結(jié)合了XC866ADC的架構(gòu)，介紹了ADC模擬和系統(tǒng)的數(shù)字接口概念和實現(xiàn)要點，介紹了如何考慮分析選擇合理的數(shù)字接口方案。論文最后以XC866的系統(tǒng)架構(gòu)為基礎(chǔ)，提出了一種高效的基于FPGA的IP原型驗證平臺方案，并以LlN控制器作為驗證這一平臺的IP，在FPGA上成功的實現(xiàn)了驗證方案。論文同時介紹了從SOC設(shè)計向FPGA原型驗證轉(zhuǎn)換時的處理方法及工程經(jīng)驗，介紹了MCU及驗證平臺的測試平臺思想，以及基于FPGA原型和邏輯分析儀實時測試的MCU固件代碼覆蓋率測試方法。 目前8位MCU在中低端的應(yīng)用越來越廣泛，特別是目前發(fā)展迅速的汽車電子和消費電子領(lǐng)域。因此對MCU架構(gòu)的不斷研究和提高，對更多面向應(yīng)用領(lǐng)域的IP的研究和設(shè)計，以及如何更快速的實現(xiàn)芯片驗證將極大的推動MCU在各個領(lǐng)域的應(yīng)用和推廣，將產(chǎn)生極大的經(jīng)濟和應(yīng)用價值。
上傳時間： 2013-07-14
上傳用戶：李夢晗
蟲蟲下載站版權(quán)所有 京ICP備2021023401號-1
