草草影院在线,91精品国产一区二区三区香蕉,韩国一区二区视频

去隔行

利用VC++6.0實(shí)現(xiàn)上位機(jī)與PLC的串行通信

介紹了西門子S7–200 系列 PLC 的自由口通信模式及在Windows 環(huán)境下應(yīng)用VC++6.0 實(shí)現(xiàn)PC 機(jī)與PLC串行通信的編程方法，開發(fā)了玻璃器皿沖壓機(jī)上位機(jī)監(jiān)控系統(tǒng)。實(shí)際運(yùn)行證明，該監(jiān)控系

標(biāo)簽： 6.0 PLC VC 上位機(jī)

上傳時(shí)間： 2013-06-28

上傳用戶：branblackson
基于FPGA的路徑識(shí)別圖像傳感器的設(shè)計(jì)

基于彩色路徑識(shí)別的視覺導(dǎo)航方法是當(dāng)前自動(dòng)導(dǎo)航小車領(lǐng)域的研究熱點(diǎn)和方向。視覺導(dǎo)航是指根據(jù)地面路徑和被控對(duì)象之間的位置偏差控制其運(yùn)行的方向，因此，地面彩色路徑圖像的攝取及其識(shí)別處理就成為視覺導(dǎo)航系統(tǒng)中的基礎(chǔ)和關(guān)鍵。在當(dāng)前的視覺導(dǎo)航系統(tǒng)設(shè)計(jì)中，圖像處理的硬件平臺(tái)都是基于通用微處理器，嵌入式微處理器或者DSP進(jìn)行設(shè)計(jì)的。這些處理器一個(gè)共同的特點(diǎn)就是數(shù)據(jù)串行處理，而圖像處理過程涉及大量的并行處理操作，因此傳統(tǒng)的串行處理方式滿足不了圖像處理的實(shí)時(shí)性要求。鑒于微處理器這方面的不足，作者提出一種使用FPGA實(shí)現(xiàn)圖像識(shí)別的并行處理方案，并據(jù)此設(shè)計(jì)一個(gè)智能圖像傳感器。該傳感器采用先進(jìn)的FPGA技術(shù)，將圖像采集及其顯示，路徑的識(shí)別處理以及通信控制等模塊集成在一個(gè)芯片上，形成一個(gè)片上系統(tǒng)(SOC)。其主要功能是對(duì)所采集的彩色路徑圖像進(jìn)行識(shí)別處理，獲得彩色路徑的坐標(biāo)及其方向角，并將處理結(jié)果發(fā)送給上位機(jī)，為自動(dòng)導(dǎo)航提供控制依據(jù)。本文將彩色路徑的識(shí)別處理過程劃分為三個(gè)階段，第一階段為顏色聚類識(shí)別，以獲得二值路徑圖像，第二階段為數(shù)學(xué)形態(tài)學(xué)運(yùn)算，用于對(duì)第一階段中獲得的二值圖像進(jìn)行去斑處理，第三階段為路徑中心線的定位及其方向角的測(cè)量。圖像傳感器與上位機(jī)的通信采用異步串行方式，由于上位機(jī)需要控制該傳感器執(zhí)行多種任務(wù)，作者定義一種基于異步串行通信的應(yīng)用層協(xié)議，用于上位機(jī)對(duì)傳感器的控制。在圖像的顯示中，為了彌補(bǔ)圖像采集的速率和VGA顯示速率的不匹配，作者提出一種基于單端口存儲(chǔ)器的圖像幀緩沖機(jī)制，通過VGA接口將采集的圖像實(shí)時(shí)地顯示出來。根據(jù)上述思想，作者完成了系統(tǒng)的硬件電路設(shè)計(jì)，并對(duì)整個(gè)系統(tǒng)進(jìn)行了現(xiàn)場(chǎng)調(diào)試。調(diào)試結(jié)果表明，傳感器系統(tǒng)的各個(gè)模塊都能正常工作，F(xiàn)PGA中的數(shù)字邏輯電路能夠?qū)崟r(shí)地將路徑從圖像中準(zhǔn)確地識(shí)別出來，.充分體現(xiàn)了FPGA對(duì)路徑圖像的高速處理優(yōu)勢(shì)，達(dá)到了設(shè)計(jì)預(yù)期目標(biāo)，在一定程度上豐富了路徑圖像識(shí)別處理的技術(shù)和方法。

標(biāo)簽： FPGA 路徑識(shí)別圖像傳感器

上傳時(shí)間： 2013-04-24

上傳用戶：ghostparker
基于FPGA的串行通信實(shí)現(xiàn)與CRC校驗(yàn)

本文應(yīng)用EDA技術(shù)，基于FPGA器件設(shè)計(jì)與實(shí)現(xiàn)UART，并采用CRC校驗(yàn)。主要工作如下： 1、在異步串行通信電路部分完全用FPGA來實(shí)現(xiàn)。選用Xilinx公司的SpartanⅢ系列的XC3S1000來實(shí)現(xiàn)異步串行通信的接收、發(fā)送和接口控制功能，利用FPGA集成度比較高，具有在線可編程能力，在其完成各種功能的同時(shí)，完全可以將串行通信接口構(gòu)建其中，可根據(jù)實(shí)際需求分配資源。 2、利用VerilogHDL語言非常容易掌握，功能比VHDL更強(qiáng)大的特點(diǎn)，可以在設(shè)計(jì)時(shí)不斷修改程序，來適用不同規(guī)模的應(yīng)用，而且采用Verilog輸入法與工藝性無關(guān)，利用系統(tǒng)設(shè)計(jì)時(shí)對(duì)芯片的要求，施加不同的約束條件，即可設(shè)計(jì)出實(shí)際電路。 3、利用ModelSim仿真工具對(duì)程序進(jìn)行功能仿真和時(shí)序仿真，以驗(yàn)證設(shè)計(jì)是否能獲得所期望的功能，確定設(shè)計(jì)程序配置到邏輯芯片之后是否可以運(yùn)行，以及程序在目標(biāo)器件中的時(shí)序關(guān)系。 4、為保證數(shù)據(jù)傳輸?shù)恼_性，采用循環(huán)冗余校驗(yàn)CRC(CyclicRedundancyCheck)，該編碼簡(jiǎn)單，誤判概率低，為了減少硬件成本，降低硬件設(shè)計(jì)的復(fù)雜度，本設(shè)計(jì)通過CRC算法軟件實(shí)現(xiàn)。實(shí)驗(yàn)結(jié)果表明，基于EDA技術(shù)的現(xiàn)場(chǎng)可編程門陣列FPGA集成度高，結(jié)構(gòu)靈活，設(shè)計(jì)方法多樣，開發(fā)周期短，調(diào)試方便，修改容易，采用FPGA較好地實(shí)現(xiàn)了串行數(shù)據(jù)的通信功能，并對(duì)數(shù)據(jù)作了一定的處理，本設(shè)計(jì)中為CRC校驗(yàn)。另外，可以利用FPGA的在線可編程特性，對(duì)本設(shè)計(jì)電路進(jìn)行功能擴(kuò)展，以滿足更高的要求。

標(biāo)簽： FPGA CRC 串行通信實(shí)現(xiàn)

上傳時(shí)間： 2013-04-24

上傳用戶：Altman
串行10位數(shù)模轉(zhuǎn)換器TLC5615及其在單片機(jī)中的應(yīng)用

本文分析了 T EXAS 儀器公司新推出的串行10 位數(shù)/ 模轉(zhuǎn)換器(DAC) TL C5615 的功能、特點(diǎn)、工作原理及其與A T89C52 單片機(jī)的硬件接口和軟件編程, 提供了一個(gè)新穎實(shí)用的數(shù)/

標(biāo)簽： 5615 TLC 串行中的應(yīng)用

上傳時(shí)間： 2013-05-20

上傳用戶：redmoons
基于小波變換的圖像去噪算法研究

隨著多媒體技術(shù)的發(fā)展，數(shù)字圖像處理已經(jīng)成為眾多應(yīng)用系統(tǒng)的核心和基礎(chǔ)。它的發(fā)展主要依賴于兩個(gè)性質(zhì)不同、自成體系但又緊密相關(guān)的研究領(lǐng)域：圖像處理算法及其相應(yīng)的電路實(shí)現(xiàn)。圖像處理系統(tǒng)的硬件實(shí)現(xiàn)—般有三種方式：專用的圖像處理器件集成芯片(Application Specific Integrated Circuit)、數(shù)字信號(hào)處理器(Digital Signal Process)和現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array)以及相關(guān)電路組成。它們可以實(shí)時(shí)高速完成各種圖像處理算法。圖像處理中，低層的圖像預(yù)處理的數(shù)據(jù)量很大，要求處理速度快，但運(yùn)算結(jié)果相對(duì)比較簡(jiǎn)單。相對(duì)于其他兩種方式，基于FPGA的圖像處理方式的系統(tǒng)更適合于圖像的預(yù)處理。本文設(shè)計(jì)了—種基于FPGA的小波域圖像去噪系統(tǒng)。首先，闡述了基于小波變換的圖像去噪算法原理，重點(diǎn)討論了小波鄰域閾值(NeighShrink)去噪算法，并給出了該算法相應(yīng)的Matlab 仿真；然后，為了改進(jìn)鄰域閾值去噪算法中對(duì)每個(gè)分解子帶都采用相同鄰域和閾值的缺點(diǎn)，本文提出了基于最小二乘支持向量機(jī)(LS-SVM)分類的鄰域閾值去噪算法和以斯坦無偏估計(jì) (SURE)為準(zhǔn)則同時(shí)結(jié)合小波系數(shù)尺度間關(guān)系的鄰域閾值去噪算法。經(jīng)Matlab實(shí)驗(yàn)表明，相比于其他幾種經(jīng)典算法，本文提出的兩種改進(jìn)算法在濾除噪聲的同時(shí)能更好地保護(hù)圖像細(xì)節(jié)，并在較高噪聲情況下能獲得更高的峰值信噪比。在此基礎(chǔ)上本文將提出的改進(jìn)小波鄰域閾值去噪算法進(jìn)行了相應(yīng)的簡(jiǎn)化，以滿足低噪聲處理要求且易于在FPGA上實(shí)現(xiàn)；最后，給出了基于 FPGA的小波鄰域閾值去噪系統(tǒng)的總體結(jié)構(gòu)和FPGA內(nèi)部各功能模塊的具體實(shí)現(xiàn)方案，包括二維離散小波變換模塊、二維離散小波逆變換模塊、SDRAM存儲(chǔ)器控制模塊、去噪計(jì)算模塊和系統(tǒng)核心控制模塊，并對(duì)各個(gè)系統(tǒng)模塊和整體進(jìn)行了仿真驗(yàn)證，結(jié)果表明本文設(shè)計(jì)的基于FPGA 的小波鄰域閾值去噪系統(tǒng)能滿足實(shí)際的圖像處理要求，具有一定的理論和實(shí)際應(yīng)用價(jià)值。關(guān)鍵詞：圖像處理系統(tǒng)，F(xiàn)PGA，圖像去噪算法，小波變換

標(biāo)簽： 小波變換圖像去噪算法研究

上傳時(shí)間： 2013-05-16

上傳用戶：450976175
FPGA和單片機(jī)串行通信接口的實(shí)現(xiàn)

本文針對(duì)由FPGA構(gòu)成的高速數(shù)據(jù)采集系統(tǒng)數(shù)據(jù)處理能力弱的問題，提出FPGA與單片機(jī)實(shí)現(xiàn)數(shù)據(jù)串行通信的解決方

標(biāo)簽： FPGA 單片機(jī)串行通信接口

上傳時(shí)間： 2013-04-24

上傳用戶：cuicuicui
小波閾值去噪法在MEMS陀螺儀信號(hào)降噪中的應(yīng)用

· 摘要：通過分析小波分析法中的閾值去噪算法的原理,根據(jù)MEMS陀螺儀信號(hào)漂移的數(shù)學(xué)模型,采用了基于小波閾值去噪法對(duì)MEMS陀螺儀的輸出進(jìn)行實(shí)時(shí)消噪處理.并將該算法應(yīng)用到基于DSP的某MEMS陀螺捷聯(lián)慣導(dǎo)系統(tǒng)后對(duì)系統(tǒng)的MEMS陀螺儀進(jìn)行零漂試驗(yàn).通過整個(gè)系統(tǒng)試驗(yàn)結(jié)果分析,使用小波閾值去噪法對(duì)抑制MEMS陀螺儀零漂,改善MEMS陀螺儀的零偏穩(wěn)定性具有很好的效果,肯定了小波閾值去

標(biāo)簽： MEMS 小波閾值去噪信號(hào)降噪

上傳時(shí)間： 2013-04-24

上傳用戶：xiehao13
Visual Basic與RS232串行通訊控制

·Visual Basic與RS232串行通訊控制

標(biāo)簽： Visual Basic nbsp 232

上傳時(shí)間： 2013-07-18

上傳用戶：ynsnjs
BM3D去噪算法的實(shí)現(xiàn)和相關(guān)文檔

·詳細(xì)說明：BM3D去噪算法的實(shí)現(xiàn)和相關(guān)文檔，很好的去噪算法

標(biāo)簽： BM3D 去噪算法文檔

上傳時(shí)間： 2013-08-01

上傳用戶：hasan2015
LM3S系列單片機(jī)串行UART升級(jí)應(yīng)用筆記

LM3S系列單片機(jī)串行（UART）升級(jí)應(yīng)用筆記

標(biāo)簽： LM3S UART 單片機(jī)串行應(yīng)用筆記

上傳時(shí)間： 2013-04-24

上傳用戶：111111112