亚洲黄色高清,宅男网站在线免费观看,久久资源av

參數(shù)(shù)化建模

基于FPGA采用PCM通信實現(xiàn)多路數(shù)據(jù)采集器的研制

本文研制的數(shù)據(jù)采集器，用于采集導彈過載模擬試車臺的各種參數(shù),來評價導彈在飛行過程中的性能，由于試車臺是高速旋轉(zhuǎn)體，其工作環(huán)境惡劣，受電磁干擾大，而且設(shè)備要求高，如果遇到設(shè)備故障或設(shè)備事故，其損失相當巨大，保證設(shè)備的安全性和可靠性較為困難。本文在分析數(shù)字通信技術(shù)的基礎(chǔ)上，選用了基于現(xiàn)場可編程邏輯陣列(FPGA)采用脈沖編碼調(diào)制(PCM)通信實現(xiàn)多路數(shù)據(jù)采集器的設(shè)計，其優(yōu)點是FPGA技術(shù)在數(shù)據(jù)采集器中可以進行模塊化設(shè)計，增加了系統(tǒng)的抗干擾性、靈活性和適應性，并且可以將整個PCM通信系統(tǒng)設(shè)計成可編程序系統(tǒng)，用戶只要稍加變更程序，則系統(tǒng)的被測路數(shù)、幀結(jié)構(gòu)、碼速率、標度等均可改變以適應任何場合。并且采用合理的糾錯和加密編碼能夠?qū)崿F(xiàn)數(shù)據(jù)在傳輸工程中的完整性和安全性。通過對PCM通信的特點研究，研制了一套集采集與傳輸?shù)南到y(tǒng)。文章給出了各個模塊的具體建模與設(shè)計，系統(tǒng)采用的是FPGA技術(shù)來實現(xiàn)數(shù)據(jù)采集和信號處理，采用VHDL實現(xiàn)了數(shù)字復接器和分接器、編解碼器、調(diào)制與解調(diào)模塊的建模與設(shè)計。采用基于NiosII實現(xiàn)串口通訊，構(gòu)建了實時性和準確性通信網(wǎng)絡(luò)，實現(xiàn)了數(shù)據(jù)的采集。測試數(shù)據(jù)和數(shù)據(jù)采集的實驗結(jié)果證明，采用FPGA技術(shù)實現(xiàn)PCM信號的編碼、傳輸、解碼，能夠有較強的抗干擾性、抗噪聲性能好、差錯可控、易加密、易與現(xiàn)代技術(shù)結(jié)合，并且誤碼率較低，要遠遠優(yōu)于傳統(tǒng)的方法。

標簽： FPGA PCM 通信實現(xiàn) 多路

上傳時間： 2013-04-24

上傳用戶：com1com2
大場景圖像融合可視化系統(tǒng)

隨著圖像處理技術(shù)和投影技術(shù)的不斷發(fā)展，人們對高沉浸感的虛擬現(xiàn)實場景提出了更高的要求，這種虛擬顯示的場景往往由多通道的投影儀器同時在屏幕上投影出多幅高清晰的圖像，再把這些單獨的圖像拼接在一起組成一幅大場景的圖像。而為了給人以逼真的效果，投影的屏幕往往被設(shè)計為柱面屏幕，甚至是球面屏幕。當圖像投影在柱面屏幕的時候就會發(fā)生幾何形狀的變化，而避免這種幾何變形的就是圖像拼接過程中的幾何校正和邊緣融合技術(shù)。一個大場景可視化系統(tǒng)由投影機、投影屏幕、圖像融合機等主要模塊組成。在虛擬現(xiàn)實應用系統(tǒng)中，要實現(xiàn)高臨感的多屏幕無縫拼接以及曲面組合顯示，顯示系統(tǒng)還需要運用幾何數(shù)字變形及邊緣融合等圖像處理技術(shù)，實現(xiàn)諸如在平面、柱面、球面等投影顯示面上顯示圖像。而關(guān)鍵設(shè)備在于圖像融合機，它實時采集圖形服務(wù)器，或者PC的圖像信號，通過圖像處理模塊對圖像信息進行幾何校正和邊緣融合，在處理完成后再送到顯示設(shè)備。本課題提出了一種基于FPGA技術(shù)的圖像處理系統(tǒng)。該系統(tǒng)實現(xiàn)圖像數(shù)據(jù)的AiD采集、圖像數(shù)據(jù)在SRAM以及SDRAM中的存取、圖像在FPGA內(nèi)部的DSP運算以及圖像數(shù)據(jù)的D/A輸出。系統(tǒng)設(shè)計的核心部分在于系統(tǒng)的控制以及數(shù)字信號的處理。本課題采用XilinxVirtex4系列FPGA作為主處理芯片，并利用VerilogHDL硬件描述語言在FPGA內(nèi)部設(shè)計了A/D模塊、D/A模塊、SRAM、SDRAM以及ARM處理器的控制器邏輯。本課題在FPGA圖像處理系統(tǒng)中設(shè)計了一個ARM處理器模塊，用于上電時對系統(tǒng)在圖像變化處理時所需參數(shù)進行傳遞，并能實時從上位機更新參數(shù)。該設(shè)計在提高了系統(tǒng)性能的同時也便于系統(tǒng)擴展。本文首先介紹了圖像處理過程中的幾何變化和圖像融合的算法，接著提出了系統(tǒng)的設(shè)計方案及模塊劃分，然后圍繞FPGA的設(shè)計介紹了SDRAM控制器的設(shè)計方法，最后介紹了ARM處理器的接口及外圍電路的設(shè)計。

標簽： 圖像融合可視化

上傳時間： 2013-04-24

上傳用戶：1047385479
基于FPGA的調(diào)制解調(diào)器

當今電子系統(tǒng)的設(shè)計是以大規(guī)模FPGA為物理載體的系統(tǒng)芯片的設(shè)計，基于FPGA的片上系統(tǒng)可稱為可編程片上系統(tǒng)(SOPC)。SOPC的設(shè)計是以知識產(chǎn)權(quán)核(IPCore)為基礎(chǔ)，以硬件描述語言為主要設(shè)計手段，借助以計算機為平臺的EDA工具進行的。本文在介紹了FPGA與SOPC相關(guān)技術(shù)的基礎(chǔ)上，給出了SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的方案。在分析設(shè)計軟件Matlab/DSP(Digital Signal Processing)。builder以及Quartus Ⅱ開發(fā)軟件進行SOPC(System On a Programmable Chip)設(shè)計流程后，依據(jù)調(diào)制解調(diào)算法提出了一種基于DSP Builder調(diào)制解調(diào)器的SOPC實現(xiàn)方案，模塊化的設(shè)計方法大大縮短了調(diào)制解調(diào)器的開發(fā)周期。在SOPC技術(shù)開發(fā)調(diào)制解調(diào)器的過程中，用MATLAB/Simulink的圖形方式調(diào)用Altera DSP Builder和其他Simulink庫中的圖形模塊(Block)進行系統(tǒng)建模，在Simulink中仿真通過后，利用DSP Builder將Simulink的模型文件(．mdl)轉(zhuǎn)化成通用的硬件描述語言VHDL文件，從而避免了VHDL語言手動編寫系統(tǒng)的煩瑣過程，將精力集中于算法的優(yōu)化上。基于DSP Builder的開發(fā)功能，調(diào)制解調(diào)器電路中的低通濾波器可直接調(diào)用FIRIP Core，進一步提高了開發(fā)效率。在進行編譯、仿真調(diào)試成功后，經(jīng)過QuartusⅡ?qū)⒕幾g生成的編程文件下載到ALTERA公司Cyclone Ⅱ系列的FPGA芯片EP2C5F256C6，完成器件編程，從而給出了一種調(diào)制解調(diào)器的SOPC系統(tǒng)實現(xiàn)方案。

標簽： FPGA 調(diào)制解調(diào)器

上傳時間： 2013-05-28

上傳用戶：koulian
基于VB的凸輪機構(gòu)的參數(shù)化設(shè)計及其動畫仿真

本文以VB 為主體開發(fā)語言，實現(xiàn)了參數(shù)化設(shè)計凸輪和凸輪輪廓設(shè)計過程的動畫仿真，既提高了凸輪設(shè)計效率，又益于計算機輔助教學。

標簽： 凸輪機構(gòu) 參數(shù) 動畫仿真

上傳時間： 2013-06-13

上傳用戶：www240697738
信道化中頻接收機設(shè)計與仿真實現(xiàn)

軟件無線電(Software Radio)具有高度靈活性、開放性，很容易實現(xiàn)與現(xiàn)有和未來多種電臺的兼容，能最大限度的滿足了互聯(lián)互通的要求。而基于多相濾波器組的信道化軟件無線電接收技術(shù)以其固有的全概率接收、降采樣速率以及其大幅提高運算速率的能力越來越受到重視。本文主要研究了基于現(xiàn)場可編程門陣列(FPGA)的軟件無線電信道化中頻接收技術(shù)設(shè)計與實現(xiàn)。首先介紹了軟件無線電的基本概念以及其發(fā)展狀況，深入討論了軟件無線電的基本理論，主要介紹了設(shè)計中所用到的帶通采樣技術(shù)、信號的抽取技術(shù)與多相濾波技術(shù)。然后簡要介紹了信道化中頻接收機的射頻(Radio Frequency，RF)前端接收技術(shù)，設(shè)置寬中頻超外差接收機射頻前端的設(shè)計指標，給出了改進的實信號濾波器組低通型實現(xiàn)結(jié)構(gòu)，并依此推導和建立了實信號多相濾波器組信道化中頻接收機的數(shù)學模型。最后基于EP1S80開發(fā)平臺實現(xiàn)了實信號多相濾波器組信道化的中頻接收機。給出了多相濾波器、抽取運算、FFT運算、信道劃分以及復乘運算的設(shè)計方案。仿真結(jié)果表明，該接收機能夠?qū)崿F(xiàn)對中頻信號的正確接收，驗證了系統(tǒng)設(shè)計的可行性。

標簽： 信道中頻仿真實現(xiàn) 收機設(shè)計

上傳時間： 2013-06-12

上傳用戶：qq521
基于FPGA感應電機控制器

感應電機由于具有可靠性好、結(jié)構(gòu)簡單、價格低廉和體積小等優(yōu)點，成為生產(chǎn)實踐中應用最廣泛的一種電動機。然而，感應電機是一個多變量、強耦合、非線性的時變系統(tǒng)，這使得感應電機的控制十分復雜，尤其是在對控制精度要求比較高的場合，設(shè)計出高精度的感應電機控制系統(tǒng)變得非常困難。針對高精度感應電機控制較困難的問題，本文分析了感應電機的數(shù)學建模方法及電機控制策略問題。在對感應電機的數(shù)學模型進行了數(shù)學推導的基礎(chǔ)上，在Matlab/Simulink平臺上建立了感應電機的電機模型，提出了一種感應電機控制系統(tǒng)仿真建模的新方法。對常用的數(shù)字脈寬調(diào)制方法進行了數(shù)學推導及仿真研究，并將模糊控制理論應用于感應電機的變頻調(diào)速系統(tǒng)中，改善了傳統(tǒng)PI控制器超調(diào)較大、響應較慢、魯棒性差的缺點。仿真結(jié)果驗證模糊PI控制方案的優(yōu)越性。在感應電機建模仿真的基礎(chǔ)上，根據(jù)高精度感應電機控制器的需求及FPGA的特點，本文提出感應電機控制器的的設(shè)計方案。按照FPGA模塊化設(shè)計思想，將整個系統(tǒng)進行了合理的劃分，對SVPWM、Park變換、模糊PI控制器、反饋速度測量等重要模塊的FPGA硬件實現(xiàn)算法進行了深入的研究。并在一些模塊算法的設(shè)計上提出了自己的思路。各模塊在Modelsim平臺上完成功能仿真后并下載到Spartan-3E開發(fā)板上完成硬件驗證。

標簽： FPGA 感應電機控制器

上傳時間： 2013-04-24

上傳用戶：tdyoung
PowerLogic漢化

PowerLogic漢化，漢化方法如下：(以POWERPCB軟件安裝在C 盤為例，如果裝在其他盤時請更改相應驅(qū)動盤號) 請根據(jù)使用的PADS-PowerLogic和PowerPCB版本選擇下面不同的內(nèi)容： PowerLogic部分設(shè)置 PADS-PowerLogic v4.0 中文菜單: 備份 c:\padspwr\powerlogic\menufile.dat 到 c:\padspwr\powerlogic\menufile_log_v40.eng 拷貝 menufile_log_v40.chi 到 c:\padspwr\powerlogic\menufile.dat PowerPCB部分設(shè)置 PADS-PowerPCB v5.0 中文菜單: 備份 c:\padspwr\powerpcb\menufile.dat 到 c:\padspwr\powerpcb\menufile_pcb_v50.eng 拷貝 menufile_pcb_v50.chi 到 c:\padspwr\powerpcb\menufile.dat

標簽： PowerLogic 漢化

上傳時間： 2013-05-22

上傳用戶：pscsmon
原理圖和pcb圖的漢化方法

原理圖和pcb圖的漢化方法 PowerLogic漢化 PowerPCB漢化

標簽： pcb 原理圖漢化

上傳時間： 2013-06-12

上傳用戶：jjq719719
H264視頻編碼器幀內(nèi)預測系統(tǒng)設(shè)計

H.264視頻編解碼標準以其高壓縮比、高圖像質(zhì)量、良好的網(wǎng)絡(luò)適應性等優(yōu)點在數(shù)字電視廣播、網(wǎng)絡(luò)視頻流媒體傳輸、視頻實時通信等許多方面得到了廣泛應用。提高H.264幀內(nèi)預測的速度，對于實時性要求較高的場合具有重大的意義。為此，論文在總結(jié)國內(nèi)外相關(guān)研究的基礎(chǔ)上，針對H.264幀內(nèi)預測的軟件實現(xiàn)具有運算量大、實時性差等缺點，提出了一種基于FPGA的高并行、多流水線結(jié)構(gòu)的幀內(nèi)預測算法的硬件實現(xiàn)。　　論文在詳細闡述H.264幀內(nèi)預測編碼技術(shù)的基礎(chǔ)上，分析了17種預測模式算法，通過Matlab仿真建模，直觀地給出了預測模式的預測效果，并在JM12.2官方驗證平臺上測試比較各種預測模式對編碼性能的影響，以此為根據(jù)對幀內(nèi)預測模式進行裁剪。接著論文提出了基于FPGA的幀內(nèi)預測系統(tǒng)的設(shè)計方案，將前段采集劍的RGB圖像通過色度轉(zhuǎn)換模塊轉(zhuǎn)換成YCbCr圖像，存入片外SDRAM中，控制模塊負責讀寫數(shù)掘送入幀內(nèi)預測模塊進行處理。幀內(nèi)預測模塊中，采用一種并行結(jié)構(gòu)的可配置處理單元，即先求和再移位最后限幅的電路結(jié)構(gòu)，來計算各預測模式下的預測值，極大地減小了預測電路的復雜度。針對預測模式選擇算法，論文采用多模式并行運算的方法，即多個結(jié)構(gòu)相同的殘差計算模塊，同時計算各種預測模式對應的SATD值，充分發(fā)揮FPGA高速并行處理的能力。其中Hadamard變換使用行列分離的變換方法，采用蝶形快速變換、流水線設(shè)計提高硬件的工作效率。最后，論文設(shè)計了LCD顯示模塊直觀地顯示所得到的最佳預測模式。　　整個幀內(nèi)預測系統(tǒng)被劃分成多個功能模塊，采用層次化、模塊化的設(shè)計思想，并采用流水線結(jié)構(gòu)和乒乓操作來提高系統(tǒng)的并行性、運行速度和總線利用率。所有模塊用Verilog語言設(shè)計，由Modelsim仿真和集成開發(fā)環(huán)境ISE9.1綜合。仿真與綜合結(jié)果表明，系統(tǒng)時鐘頻率最高達到106.7MHz。該設(shè)計在完成功能的基礎(chǔ)上，能夠較好地滿足實時性要求。論文對于研究基于FPGA的H.264視頻壓縮編碼系統(tǒng)進行了有益的探索，具有一定的實用價值。

標簽： H264 視頻編碼器幀內(nèi)預測系統(tǒng)設(shè)計

上傳時間： 2013-07-21

上傳用戶：ABCD_ABCD
Multisim11.0加破解及漢化補丁

Multisim11.0加破解及漢化補丁

標簽： Multisim 11.0 破解漢化

上傳時間： 2013-04-24

上傳用戶：franktu

<ul id="auygi"></ul>

<option id="auygi"></option>